ASAHI KASEI
[AK8434]
各ブロックの機½
Clamp/CDS
センサーインターフェース回路
センサ出力の画信号レベルをサンプリングする回路です。サンプリングの方法として、CDS モードとクラン
プモード、DC 直結モードの
3
種類のモードを持っています。チャネル数モードは
1、2、4
チャネルがあり、
チャネル数モードによって½われるチャネルが決まっています。½用しないチャネルの
CDS
回路、DAC、
PGA
および
ADC
は自動的にパワーダウンします。
DAC
オフセット加算用
D/A
コンバータ
センサーインターフェース部でサンプリングした信号レベルに加算するオフセット電圧を生成する
D/A
コン
バータです。DAC のレンジは±200mV(typ.)で分解½は
8bit
です。チャネル毎に異なるオフセット電圧を
レジスタで設定できます。
PGA (Programmable Gain Amplifier)
各チャネルの信号振幅を調整するためのプログラマブルゲインアンプです。ゲインの設定範囲は
0dB
か
ら
18dB(typ.)、分解½は 8bit
です。チャネル毎に異なるゲインをレジスタで設定できます。
MUX
チャネルマルチプレクサ
4
チャネルモードのとき、同時にサンプリングした
2
つのチャネルの信号を時分割で
ADC
へ入力するため
のアナログスイッチです。4 チャネルモードのとき、10bit
ADC
は時分割で
2
つのチャネルを処理します。
ADC
A/D
コンバータ
オフセット調整およびゲイン調整後の画信号レベルをデジタルデータに変換する
10bit,40MSPS
の
A/D
コンバータです。ADC は
2
個あり、それぞれに
MUX
を介して
2
つのチャネルが接続されています。
Output Control
ADC
出力データコントロール
ADC
データの出力フォーマットを制御するデジタル回路です。ADC データはレジスタの設定により
5bit
幅もしくは
10bit
幅で出力されます。5bit 幅のときは
ACDK
の立ち上がりで上½
5bit、ADCK
の立ち下
がりで下½
5bit
の
ADC
データが出力されます。10bit 幅のときは立ち上がりと立ち下がりで別のチャネル
の
ADC
データが出力されます。また、10bit 幅を選択したときはレジスタの設定により、ADCK の立ち上
がりのみで
ADC
データを出力させることもできます。
Reference Voltage
基準電圧生成回路
内部のクランプレベル
VCLP、アナログコモンレベル VCOM、ADC
基準電圧
VRP,VRN、DAC
基準電
圧
DAREFP,DAREFN
を生成する回路です。
Timing Control
タイミング発生回路
入力クロック
ADCK,SHR,SHD,CLPB
から、内部のタイミングパルスを発生するデジタル回路です。
ADCK
は
ADC
の動½と
ADC
出力データコントロール部の動½に½われるクロックです。SHR はセンサ
信号のリファレンスレベルをサンプリングするタイミングパルスです。SHD はセンサ信号のデータレベルを
サンプリングするタイミングパルスです。CLPB はクランプ区間を示すタイミングパルスです。
<MS0338-J-00>
2
2004/11
ASAHI KASEI
[AK8434]
No.
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
Name
SDIN
SDENB
SDCLK
CE0
CE1
RESETB
AVSS
AVDD
AISET
DAREFP
DAREFN
REFIN0
CCDIN0
AVDD
AVSS
CCDIN1
REFIN1
VCLP
VCOM
CCDIN2
REFIN2
REFIN3
CCDIN3
VRP
VRN
DMI0
DMI1
DMI2
DMI3
Type
I
I
I
I
I
I
PWR
PWR
I
O
O
I
I
PWR
PWR
I
I
O
O
I
I
I
I
O
O
I
リセット
アナロググランド
アナログ電源
シリアル
I/F
データ入力
シリアル
I/F
データイネーブル
シリアル
I/F
クロック
チップイネーブル
Description
内部バイアス電流、AVSS との間に抵抗
8.2kΩを接続
DAC
基準電圧正側、AVSS との間に安定化用コンデンサを接続
DAC
基準電圧負側、AVSS との間に安定化用コンデンサを接続
リファレンス入力、AVSS との間に
CCDIN0
の入力コンデンサと同容量のコ
ンデンサを接続。DC 直結モード時は信号の基準レベルを入力。
センサ信号入力
アナログ電源
アナロググランド
センサ信号入力
リファレンス入力、AVSS との間に
CCDIN1
の入力コンデンサと同容量のコ
ンデンサを接続。DC 直結モード時は信号の基準レベルを入力。
クランプレベル出力、AVSS との間に安定化用コンデンサを接続
内部基準電圧、AVSS との間に安定化用コンデンサを接続
センサ信号入力
リファレンス入力、AVSS との間に
CCDIN2
の入力コンデンサと同容量のコ
ンデンサを接続。DC 直結モード時は信号の基準レベルを入力。
リファレンス入力、AVSS との間に
CCDIN3
の入力コンデンサと同容量のコ
ンデンサを接続。DC 直結モード時は信号の基準レベルを入力。
センサ信号入力
ADC
基準電圧正側、AVSS との間に安定化用コンデンサを接続
ADC
基準電圧負側、AVSS との間に安定化用コンデンサを接続
ダミー入力ピン
オープンにしてください。
64 AVDD
PWR
Type
I:
入力ピン
アナログ電源
O:
出力ピン
PWR:
電源ピン
注)
AVDD
はアナログ部およびロジック部の電源、DVDD はデジタル出力バッファの電源です。
<MS0338-J-00>
5
2004/11
京公网安备 11010802033920号
EEWORLD
