Revision 3
SmartFusion2 System-on-Chip FPGAs
Introduction
Microsemi’s SmartFusion
®
2 System-on-Chip (SoC) FPGAs integrate fourth generation flash-based
FPGA fabric, an ARM
®
Cortex™-M3 processor, and high performance communications interfaces on a
single chip. The SmartFusion2 FPGA is the industry’s lowest power, the most secure, and has the
highest reliability of any programmable logic solution. SmartFusion2 offers up to 3.6X the gate density
and up to 2X the performance of previous flash-based FPGA families and includes multiple memory
blocks and multiply accumulate blocks for DSP processing. The 166 MHz ARM Cortex-M3 processor is
enhanced with ETM and 8 Kbyte instruction cache, and additional peripherals including CAN, Gigabit
Ethernet, and high speed USB. High speed serial interfaces enable PCIe, XAUI/XGXS plus native
SERDES communication while DDR2/DDR3 memory controllers provide high speed memory interfaces.
SmartFusion2 Device Status
Table 1 •
SmartFusion2 Device Status
Status
Advance
Advance
Advance
Advance
Advance
Advance
Advance
Family Devices
M2S005TM2S005
M2S010T/M2S010
M2S025T/M2S025
M2S050T/M2S050
M2S075T/M2S075
M2S080T/M2S080
M2S120T/M2S120
SmartFusion2 Product Brief and Pin Descriptions
The product brief and pin descriptions are published separately:
SmartFusion2 Product Brief
SmartFusion2 Pin Descriptions
February 2013
© 2013 Microsemi Corporation
1
SmartFusion2 System-on-Chip FPGAs Datasheet
Table of Contents
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SmartFusion2 Device Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SmartFusion2 Product Brief and Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
General Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1
1
1
7
Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Power Supply Sequencing and Power-On Reset (Commercial and Industrial) . . . . . . . . . . . . . . . . . . 9
Thermal Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Calculating Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Quiescent Supply Current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
I/O Power . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Power Consumption of Various Internal Resources
....................................
Power Methodology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12
12
14
16
Average Fabric Temperature and Voltage Derating Factors . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Timing Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
User I/O Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Input Buffer and AC Loading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Output Buffer and AC Loading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tristate Buffer and AC Loading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Detailed I/O Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Single-Ended I/O Standards . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Memory Interface and Voltage Referenced I/O Standards . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Differential I/O Standards . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
I/O Register Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DDR Module Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
24
25
26
27
29
46
63
74
76
Logic Module Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
4-input LUT (LUT-4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Sequential Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Global Resource Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
FPGA Fabric SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
FPGA Fabric Large SRAM (LSRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
FPGA Fabric Micro SRAM (uSRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
On-Chip Oscillators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Clock Conditioning Circuits (CCC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Serial Peripheral Interface (SPI) Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Inter-Integrated Circuit (I
2
C) Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
List of Changes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Datasheet Categories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Export Administration Regulations (EAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Safety Critical, Life Support, and High-Reliability Applications Policy . . . . . . . . . . . . . . . . . .
106
108
109
111
113
114
114
114
2
R e vi s i o n 3
SmartFusion2 System-on-Chip FPGAs Datasheet
List of Figures
Timing Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Tristate Buffer for Enable Path Test Point . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Input DDR Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Input DDR Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Output DDR Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Output DDR Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
LUT-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Sequential Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
SPI Timing for a Single Frame Transfer in Motorola Mode (SPH = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . 110
I2C Timing Parameter Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Revision 3
3
SmartFusion2 System-on-Chip FPGAs Datasheet
List of Tables
SmartFusion2 Device Status
SmartFusion2 Device Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
SmartFusion2 Product Brief and Pin Descriptions
General Specifications
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Recommended Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
FPGA and Embedded Flash Programming, Storage and Operating Limits . . . . . . . . . . . . . . . . . . . . . . . . 9
Package Thermal Resistance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Calculating Power Dissipation
Quiescent Supply Current Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Summary of I/O Input Buffer Power (per pin) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Summary of I/O Output Buffer Power (per pin) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Different Components Contributing to Dynamic Power Consumption . . . . . . . . . . . . . . . . . . . . . . . . . . .
Different Components Contributing to the Static Power Consumption in SmartFusion2 Devices . . . . . .
Toggle Rate Guidelines Recommended for Power Calculation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Enable Rate Guidelines Recommended for Power Calculation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12
12
13
14
15
20
20
Average Fabric Temperature and Voltage Derating Factors
Average Temperature and Voltage Derating Factors for Fabric Timing Delays . . . . . . . . . . . . . . . . . . . . 21
Timing Model
Timing Model Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
User I/O Characteristics
Input Capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
I/O Weak Pull-Up/Pull-Down Resistances for DDRIO I/O Bank . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
I/O Weak Pull-Up/Pull-Down Resistances for MSIO I/O Bank . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Schmitt Trigger Input Hysteresis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
I/O Weak Pull-Up/Pull-Down Resistances for MSIOD I/O Bank . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVTTL/LVCMOS 3.3 V DC Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVTTL/LVCMOS 3.3 V Minimum and Maximum AC Input and Output Levels . . . . . . . . . . . . . . . . . . . . .
LVTTL/LVCMOS 3.3 V Transmitter Drive Strength Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 3.3 V Receiver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 3.3 V Transmitter Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 2.5 V DC Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 2.5 V Minimum and Maximum AC Input and Output Levels . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 2.5 V Transmitter Drive Strength Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 2.5 V Receiver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 2.5 V Transmitter Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 1.8 V DC Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 1.8 V Minimum and Maximum AC Input and Output Levels . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 1.8 V Transmitter Drive Strength Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 1.8 V Receiver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 1.8 V Transmitter Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 1.5 V DC Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
27
27
27
28
28
29
29
30
30
30
31
31
32
32
32
34
34
35
35
36
38
Revision 3
4
SmartFusion2 System-on-Chip FPGAs Datasheet
LVCMOS 1.5 V Minimum and Maximum AC Input and Output Levels . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 1.5 V Transmitter Drive Strength Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 1.5 V Receiver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 1.5 V Transmitter Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 1.2 V DC Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 1.2 V Minimum and Maximum AC Input and Output Levels . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 1.2 V Transmitter Drive Strength Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 1.2 V Receiver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVCMOS 1.2 V Transmitter Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
PCI/PCI-X DC Voltage Specification – Applicable to MSIO Bank ONLY . . . . . . . . . . . . . . . . . . . . . . . . .
PCI/PCI-X Minimum and Maximum AC Input and Output Levels – Applicable to MSIO Bank ONLY . . .
AC Switching Characteristics for Receiver (Input Buffers) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
AC Switching Characteristics for Transmitter (Output and Tristate Buffers . . . . . . . . . . . . . . . . . . . . . . .
HSTL DC Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
HSTL Minimum and Maximum AC Input and Output Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
HSTL Receiver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
HSTL Transmitter Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DDR1/SSTL2 DC Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DDR1/SSTL2 Minimum and Maximum AC Input and Output Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DDR1/SSTL2 Receiver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DDR1/SSTL2 Transmitter Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SSTL18 DC Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SSTL18 Minimum and Maximum AC Input and Output Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DDR2/SSTL18 Receiver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DDR2/SSTL18 Transmitter Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SSTL15 DC Voltage Specification (for DDRIO I/O Bank Only) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SSTL15 Minimum and Maximum AC Input and Output Levels (for DDRIO I/O Bank Only) . . . . . . . . . . .
SSTL15 Receiver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DDR3/SSTL15 Transmitter Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LPDDR DC Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LPDDR Minimum and Maximum AC Input and Output Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LPDDR Receiver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LPDDR Transmitter Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVDS DC Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVDS Minimum and Maximum AC Input and Output Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVDS Receiver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LVDS Transmitter Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
B-LVDS DC Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
B-LVDS Minimum and Maximum AC Input and Output Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
AC Switching Characteristics for Receiver (Input Buffers) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
AC Switching Characteristics for Transmitter (Output and Tristate Buffers . . . . . . . . . . . . . . . . . . . . . . .
M-LVDS DC Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
M-LVDS Minimum and Maximum AC Input and Output Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
AC Switching Characteristics for Receiver (Input Buffers) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
AC Switching Characteristics for Transmitter (Output and Tristate Buffers) . . . . . . . . . . . . . . . . . . . . . .
Mini-LVDS DC Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mini-LVDS Minimum and Maximum AC Input and Output Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
AC Switching Characteristics for Receiver (Input Buffers) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
AC Switching Characteristics for Transmitter (Output and Tristate Buffers) . . . . . . . . . . . . . . . . . . . . . .
RSDS DC Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
38
39
39
39
41
41
41
42
43
44
44
45
45
46
47
48
49
50
51
52
52
53
55
56
57
58
59
60
60
61
61
62
62
63
63
64
64
65
65
66
66
67
67
68
68
69
69
70
70
71
Revision 3
5
MCU
京公网安备 11010802033920号
EEWORLD
