STLC5046
Programmable four channel CODEC and filter
Features
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
Programmable monolithic 4 channel
CODEC/Filter
Single +3.3 V supply
Pin-strap / MCU control mode
A/µ Law programmable
Linear coding (16 bits) option
PCM highway format automatically detected:
1.536 or 1.544 MHz; 2.048, 4.096, 8192 MHz
TX gain programming: 16 dB range;
<0.1 dB step
RX gain programming: 26 dB range;
<0.1 dB step
Programmable time slot assignment
Digital and analog loopbacks
SLIC control port
Static mode (16 I/Os)
Dynamic mode (12 I/Os + 4 CS)
LQFP64 package
PCM in HI-Z mode
Due to the single supply voltage a proper mid
supply reference level is generated internally by
the device and all analog signals are referred to
this level (AGND).
The PCM interface uses one common 8 kHz
frame sync. pulse for transmit and receive
direction. The bit clock can be selected between
four standards: 1.536/1.544 MHz, 2.048 MHz,
4.096 MHz, 8192 MHz. Device programmability is
achieved by means of 41 registers allowing to set
the different parameters like TX/RX gains,
encoding Law (A/µ), time slot assignment,
independent channels power up/down,
loopbacks, PCM bits offset.
Thanks to pin-strap option, the most significant of
the above parameters can be set by hardware
connection of dedicated pins. This allow to use
this device also on line card without MCU on
board. When pin-strap option is selected different
pins of the device will change their function (see
pin description).
In MCU control mode the STLC5046 can be
programmed via serial interface running up to
4 MHz.
One interrupt output pin is also provided.
LQFP64
Description
The STLC5046 is a monolithic programmable 4
channel codec and filter. It operates with a single
+3.3 V supply.
The analog interface is based on a receive output
buffer driving the SLIC RX input and on an
amplifier input stage.
Table 1.
Device summary
Temperature range
-40°C to +85°C
Order code
E-STLC5046
(1)
1. ECOPACK
®
(see
Section 7)
Package
LQFP64
Packing
Tube
August 2009
Doc ID 7052 Rev 5
1/51
www.st.com
1
Contents
STLC5046
Contents
1
Block diagram and pin connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.1
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2
Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.1
2.2
2.3
2.4
2.5
Power on initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Power down state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Transmit path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Receive path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
PCM interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
2.5.1
2.5.2
MCU mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Pin-strap mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.6
2.7
Control interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
SLIC control interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3
Registers addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
3.1
Registers description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.1.1
3.1.2
3.1.3
3.1.4
3.1.5
3.1.6
3.1.7
3.1.8
3.1.9
3.1.10
3.1.11
3.1.12
3.1.13
3.1.14
3.1.15
3.1.16
3.1.17
Configuration register (CONF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
I/O Direction register (DIR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
I/O Data register channel #0 (DATA0) . . . . . . . . . . . . . . . . . . . . . . . . . . 20
I/O Data register channel #1 (DATA1) . . . . . . . . . . . . . . . . . . . . . . . . . . 20
I/O Data register channel #2 (DATA2) . . . . . . . . . . . . . . . . . . . . . . . . . . 21
I/O Data register channel #3 (DATA3) . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Transmit Gain channel #0 (GTX0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Transmit Gain channel #1 (GTX1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Transmit Gain channel #2 (GTX2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Transmit Gain channel #3 (GTX3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Receive Gain channel #0 (GRX0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Receive Gain channel #1 (GRX1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Receive Gain channel #2 (GRX2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Receive Gain channel #3 (GRX3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Transmit Time Slot channel #0 (DXA0) . . . . . . . . . . . . . . . . . . . . . . . . . 27
Transmit Time Slot channel#1 (DXA1) . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Transmit Time Slot channel #2 (DXA2) . . . . . . . . . . . . . . . . . . . . . . . . . 29
2/51
Doc ID 7052 Rev 5
STLC5046
3.1.18
3.1.19
3.1.20
3.1.21
3.1.22
3.1.23
3.1.24
3.1.25
3.1.26
3.1.27
3.1.28
3.1.29
3.1.30
3.1.31
3.1.32
3.1.33
Contents
Transmit Time Slot channel #3 (DXA3) . . . . . . . . . . . . . . . . . . . . . . . . . 30
Receive Time Slot channel #0 (DRA0) . . . . . . . . . . . . . . . . . . . . . . . . . 31
Receive Time Slot channel #1 (DRA1) . . . . . . . . . . . . . . . . . . . . . . . . . 31
Receive Time Slot channel #2 (DRA2) . . . . . . . . . . . . . . . . . . . . . . . . . 32
Receive Time Slot channel #3 (DRA3) . . . . . . . . . . . . . . . . . . . . . . . . . 32
PCM Shift register (PCMSH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Interrupt Mask register for I/O port (DMASK) . . . . . . . . . . . . . . . . . . . . 33
Interrupt Mask register for CD port (CMASK) . . . . . . . . . . . . . . . . . . . . 34
Persistency Check register (PCHK-A/B) . . . . . . . . . . . . . . . . . . . . . . . . 35
Interrupt register (INT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Alarm register (ALARM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Interrupt Mask register for Alarm (AMASK) . . . . . . . . . . . . . . . . . . . . . . 37
Loopback register (LOOPB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Transmit Preamplifier Gain register (TXG) . . . . . . . . . . . . . . . . . . . . . . . 37
Receive Amplifier Gain registers (RXG-10/32) . . . . . . . . . . . . . . . . . . . 39
Silicon Revision Identification Code (SR=D) . . . . . . . . . . . . . . . . . . . . . 39
4
5
6
7
8
Application circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Transmission characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Doc ID 7052 Rev 5
3/51
List of tables
STLC5046
List of tables
Table 1.
Table 2.
Table 3.
Table 4.
Table 5.
Table 6.
Table 7.
Table 8.
Device summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
I/O definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Control byte structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Registers addresses (only MCU mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Transmission characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Document revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
4/51
Doc ID 7052 Rev 5
STLC5046
List of figures
List of figures
Figure 1.
Figure 2.
Figure 3.
Figure 4.
Figure 5.
Figure 6.
Figure 7.
Figure 8.
Figure 9.
Figure 10.
Figure 11.
Figure 12.
Figure 13.
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Pin connection (top view) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Transmit path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Receive path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
MCU mode: time slot assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Pin-strap mode: time slot assignment. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Typical application circuit with STLC3080 without metering pulse injection and I/O pins
in dynamic mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Pin-strap mode short frame sync. timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Pin-strap mode long frame sync. timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
MCU mode frame sync. timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Serial control port timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
SLIC control port timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
LQFP64 (10 x 10 x 1.4 mm) mechanical data and package dimensions . . . . . . . . . . . . . . 49
Doc ID 7052 Rev 5
5/51
京公网安备 11010802033920号
EEWORLD
