BCR08PN
BCR08PN
SMD Digital NPN/PNP Transistors
SMD Digital-NPN/PNP-Transistoren
Version 2018-12-14
Typical Applications
Signal processing,
Switching, Amplification
Commercial grade
Suffix -Q: AEC-Q101 compliant
1
)
Suffix -AQ: in AEC-Q101 qualification
1
)
Features
Two complementary transistors
in one package
Cost and space savings by integrated
bias resistor combinations
Compliant to RoHS, REACH,
Conflict Minerals
1
)
Mechanical Data
1
)
Taped and reeled
Weight approx.
Case material
Dimensions - Maße [mm]
I
C
= 100 mA
h
FE min
= 70
T
jmax
= 150°C
V
CEO
= 50 V
P
tot
= 250 mW
SOT-363
Typische Anwendungen
Signalverarbeitung,
Schalten, Verstärken
Standardausführung
Suffix -Q: AEC-Q101 konform
1
)
Suffix -AQ: in AEC-Q101 Qualifikation
1
)
Besonderheiten
Zwei Komplementärtransistoren
in einem Gehäuse
Platz- und Kosteneinsparung durch
integrierte Widerstandskombination
Konform zu RoHS, REACH,
Pb
Konfliktmineralien
1
RoHS
EL
V
2
6
±0.1
2 x 0.65
5
4
0.9
±0.1
1.25
±0.1
Type
Code
1
2
3
2.1
±0.1
EE
WE
2.4
Mechanische Daten
1
)
3000 / 7“
0.01 g
UL 94V-0
260°C/10s
MSL = 1
Gegurtet auf Rolle
Gewicht ca.
Gehäusematerial
Löt- und Einbaubedingungen
Solder & assembly conditions
6
5
R2
R1
R2
4
T2
Complementary
Digital
Transistors
Type Code
T2 - PNP
3 = C2 4 = E2 5 = B2
T1 - NPN
1 = E1 2 = B1 6 = C1
1
T1
R1
BCR08PN
D3
2
3
Maximum ratings
2
)
T1 - NPN
Grenzwerte
2
)
T2 - PNP
Collector-Emitter-voltage – Kollektor-Emitter-Spannung
Collector-Base-voltage – Kollektor-Basis-Spannung
Emitter-Base-voltage – Emitter-Basis-Spannung
Power dissipation – Verlustleistung
Collector current – Kollektorstrom
Junction temperature – Sperrschichttemperatur
Storage temperature – Lagerungstemperatur
Characteristics
Resistor combination (nominal values)
Widerstandskombination (Nennwerte)
B open
E open
C open
V
CEO
V
CBO
V
EBO
P
tot
50 V
50 V
6V
50 V
50 V
6V
250 mW
3
)
100 mA
-55...+150°C
-55...+150°C
Kennwerte
R1 [kΩ]
2.2
R2 [kΩ]
47
DC
I
C
T
S
T
j
1
2
3
Please note the
detailed information on our website
or at the beginning of the data book
Bitte beachten Sie die
detaillierten Hinweise auf unserer Internetseite
bzw. am Anfang des Datenbuches
T
A
= 25°C and per transistor, unless otherwise specified; for the PNP type, the parameters are to be set negative
T
A
= 25°C und pro Transistor, wenn nicht anders angegeben; für den PNP Typen müssen die Parameter negativ gesetzt werden
Mounted on P.C. board with 3 mm
2
copper pad at each terminal
Montage auf Leiterplatte mit 3 mm
2
Kupferbelag (Lötpad) an jedem Anschluss
http://www.diotec.com/
© Diotec Semiconductor AG
1
BCR08PN
Characteristics
T
j
= 25°C
DC current gain – Kollektor-Basis-Stromverhältnis
V
CE
= 5 V
I
C
= 5 mA
T1 - NPN
T2 - PNP
T1 - NPN
T2 - PNP
T1 - NPN
T2 - PNP
T1 - NPN
T2 - PNP
T1 - NPN
T2 - PNP
T1 - NPN
T2 - PNP
T1 - NPN
T2 - PNP
T1 - NPN
T2 - PNP
h
FE
70
–
–
Min.
Typ.
Kennwerte
Max.
Collector-Emitter saturation voltage – Kollektor-Sättigungsspannung
1
)
I
C
= 10 mA
I
B
= 0.5 mA
V
CEsat
–
–
300 mV
Input voltage (on) – Eingangsspannung (Ein)
V
CE
= 0.3 V
I
C
= 2 mA
V
I(on)
500 mV
–
1100 mV
Input voltage (off) – Eingangs-Spannung (Aus)
V
CE
= 5 V
I
C
= 100 µA
V
I(off)
400 mV
–
800 mV
Collector-Base cutoff current – Kollektor-Basis-Reststrom
V
CB
= 40 V
E open
I
CBO
–
–
100 nA
Emitter-Base cutoff current – Emitter-Basis-Reststrom
V
EB
= 5 V
C open
I
EBO
–
–
164 µA
Gain-Bandwidth Product – Transitfrequenz
V
CE
= 5 V
I
C
= 10 mA, f = 100 MHz
f
T
–
170 Mhz
–
Collector-Base Capacitance – Kollektor-Basis-Kapazität
V
CB
= 10 V
I
E
=i
e
= 0, f = 1 MHz
C
CBO
R1
R2/R1
R
thA
–
1.5 kΩ
0.042
2 pF
2.2 kΩ
0.047
420 K/W
2
)
–
2.9 kΩ
0.052
Input resistor – Eingangswiderstand
Resistance ratio – Widerstandsverhältnis
Typical thermal resistance junction to ambient (per device)
Typischer Wärmewiderstand Sperrschicht – Umgebung (pro Bauteil)
120
[%]
100
80
60
40
20
P
tot
0
0
T
A
50
100
150
[°C]
Power dissipation versus ambient temperature
2
)
Verlustleistung in Abh. von d. Umgebungstemp.
2
)
Disclaimer:
See data book page 2 or
website
Haftungssauschluss:
Siehe Datenbuch Seite 2 oder
Internet
1
2
Tested with pulses t
p
= 300 µs, duty cycle ≤ 2% – Gemessen mit Impulsen t
p
= 300 µs, Schaltverhältnis ≤ 2%
Mounted on P.C. board with 3 mm
2
copper pad at each terminal
Montage auf Leiterplatte mit 3 mm
2
Kupferbelag (Lötpad) an jedem Anschluss
http://www.diotec.com/
© Diotec Semiconductor AG
2
FPGA/CPLD
京公网安备 11010802033920号
EEWORLD
