NAND16GAH0D datasheet, PDF - EEWORLD Datasheet

Datasheet> All Categories > NAND16GAH0D

Preview

NAND16GAH0D: Description1 Gbyte, 2 Gbyte, 1.8 V/3 V supply, NAND Flash memories with MultiMediaCard⑩ interface; File Size2MB，116 Pages; ManufacturerNumonyx ( Micron ); Websitehttps://www.micron.com

Download Datasheet Compare View All

NAND16GAH0D Overview

1 Gbyte, 2 Gbyte, 1.8 V/3 V supply, NAND Flash memories with MultiMediaCard⑩ interface

Preview

Download Datasheet

View All

NAND08GAH0A

NAND16GAH0D

1 Gbyte, 2 Gbyte, 1.8 V/3 V supply,

NAND Flash memories with MultiMediaCard™ interface

Preliminary Data

Features

■

Packaged NAND Flash memory with

MultiMediaCard interface

1, 2 Gbytes of formatted data storage

eMMC/MultiMediaCard system specification,

compliant with V4.1

Full backward compatibilty with previous

MultiMediaCard system specification

Bus mode

– High-speed MultiMediaCard protocol

– SPI protocol

– Three different data bus widths:1 bit, 4 bits,

8 bits

– Data transfer rate: up to 52 Mbyte/s

Operating voltage range:

– V

CCQ

=1.8 V/3 V

– V

= 3 V

Supported clock frequencies: 0 to 52 MHz

Multiple Block Read (x 8 at 52 MHz):

up to 3.5 Mbyte/s

Multiple Block Write (x 8 at 52 MHz):

up to 8.5 Mbyte/s

Power dissipation

– Standby current: down to 200 µA

– Read current: down to 30 mA

– Write current: down to 30 mA

■

FBGA

LFBGA169 12 x 16 x 1.4 mm (ZA)

■

Error free memory access

– Internal enhanced data management

algorithm (wear levelling, bad block

management, garbage collection)

– Internal error correction code

Data integrity

– Data reliability: less than 1 non-recoverable

error per 10

bits read

– Endurance: more that 2,000,000

Program/Erase cycles

Security

– Password protection of data

– Built-in write protection (permanent or

temporary)

December 2007

Rev 2

1/116

www.numonyx.com

This is preliminary information on a new product now in development or undergoing evaluation. Details are subject to

change without notice.

Contents

NAND08GAH0A, NAND16GAH0D

Contents

Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

Device physical description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

2.1

2.2

Package connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Form factor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Memory array partitioning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

MultiMediaCard interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

4.1

Signals description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

4.1.1

4.1.2

4.1.3

4.1.4

4.1.5

4.1.6

4.1.7

Clock (CLK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Command (CMD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Input/outputs (DAT0-DAT7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

core supply voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

ground . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

CCQ

input/output supply voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

SSQ

supply voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

4.2

4.3

Bus topology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Power-up and power-down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

4.3.1

4.3.2

Power-up . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Power-down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

4.4

Electrical specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

High speed MultiMediaCard operation . . . . . . . . . . . . . . . . . . . . . . . . . 24

5.1

5.2

Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Card Identification mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

5.2.1

5.2.2

5.2.3

5.2.4

Card reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Input/output voltage range validation . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

From Busy to Ready state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Card Identification process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

5.3

Data Transfer mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

5.3.1

5.3.2

5.3.3

Active command set selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

High speed mode selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Power class selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

2/116

NAND08GAH0A, NAND16GAH0D

5.3.4

5.3.5

5.3.6

5.3.7

5.3.8

5.3.9

5.3.10

Contents

Bus test procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Bus width selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Data Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Single Block/Multiple Block Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Data Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Single Block/Multiple Block Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Group Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

5.4

5.5

Write protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Device locking/unlocking (password protection) . . . . . . . . . . . . . . . . . . . . 37

5.5.1

5.5.2

5.5.3

5.5.4

5.5.5

5.5.6

Setting the password . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Resetting the password . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Locking the device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Unlocking the device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Performing a Forced Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

Application specific commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

5.6

5.7

Clock control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Error conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

5.7.1

5.7.2

CRC and illegal commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

Read, Write and Erase timeout conditions . . . . . . . . . . . . . . . . . . . . . . 43

Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

6.1

6.2

6.3

Command classes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Detailed command description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Device state transition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Responses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

7.1

7.2

7.3

7.4

7.5

R1 response

(normal response command) . . . . . . . . . . . . . . . . . . . . . . . 52

R1b response . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

R2 response

(CID, CSD register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

R3 response

(OCR register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

R4 response

(Fast I/O) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

Device registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

8.1

8.2

8.3

Operation conditions register (OCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

Card identification (CID) register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

Card specific data register (CSD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

3/116

Contents

8.3.1

8.3.2

8.3.3

8.3.4

8.3.5

8.3.6

8.3.7

8.3.8

8.3.9

8.3.10

8.3.11

8.3.12

8.3.13

8.3.14

8.3.15

8.3.16

8.3.17

8.3.18

8.3.19

8.3.20

8.3.21

8.3.22

8.3.23

8.3.24

8.3.25

8.3.26

8.3.27

8.3.28

8.3.29

8.3.30

8.3.31

NAND08GAH0A, NAND16GAH0D

CSD_STRUCTURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

SPEC_VERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

TAAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

NSAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

TRAN_SPEED . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

CCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

READ_BL_LEN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

READ_BL_PARTIAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

WRITE_BLK_MISALIGN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

READ_BLK_MISALIGN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

DSR_IMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

C_SIZE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

VDD_R_CURR_MIN, VDD_W_CURR_MIN . . . . . . . . . . . . . . . . . . . . . 61

VDD_R_CURR_MAX, VDD_W_CURR_MAX . . . . . . . . . . . . . . . . . . . . 61

C_SIZE_MULT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

ERASE_GRP_SIZE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

ERASE_GRP_MULT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

WP_GRP_SIZE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

WP_GRP_ENABLE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

DEFAULT_ECC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

R2W_FACTOR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

WRITE_BL_LEN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

FILE_FORMAT_GRP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

COPY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

PERM_WRITE_PROTECT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

TMP_WRITE_PROTECT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

CONTENT_PROT_APP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

FILE_FORMAT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

ECC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

CRC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

8.4

Extended CSD register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

8.4.1

8.4.2

8.4.3

8.4.4

8.4.5

S_CMD_SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

MIN_PERF_a_b_ff . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

PWR_CL_ff_vvv . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

CARD_TYPE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

CSD_STRUCTURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

4/116

NAND08GAH0A, NAND16GAH0D

8.4.6

8.4.7

8.4.8

8.4.9

8.4.10

8.4.11

Contents

EXT_CSD_REV . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

CMD_SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

CMD_SET_REV . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

POWER_CLASS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

HS_TIMING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

BUS_WIDTH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

8.5

8.6

8.7

RCA (relative card address) register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

DSR (driver stage register) register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

Status register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

Timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

9.1

Command and response timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

9.1.1

9.1.2

9.1.3

9.1.4

9.1.5

9.1.6

Card identification and card operation conditions . . . . . . . . . . . . . . . . . 76

Assignment of relative card address . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

Data Transfer mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

R1b responses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

Last device response to Next Host command . . . . . . . . . . . . . . . . . . . . 77

Last Host command to Next Host command . . . . . . . . . . . . . . . . . . . . . 77

9.2

Data Read timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

9.2.1

9.2.2

Single Block Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

Multiple Block Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

9.3

Data Write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

9.3.1

9.3.2

9.3.3

9.3.4

Single Block Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

Multiple Block Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

Erase, Set and Clear Write Protect . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

Reselecting a busy device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

9.4

Bus test procedure timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

Serial peripheral interface (SPI) mode . . . . . . . . . . . . . . . . . . . . . . . . . 83

10.1

10.2

10.3

10.4

SPI bus topology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

SPI electrical interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

SPI bus operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

SPI bus protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

10.4.1

10.4.2

10.4.3

Mode selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

Bus transfer protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

Data Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

5/116

NAND16GAH0D Related Products

	NAND16GAH0D	NAND08GAH0A	NAND08GAH0AZA5E	NAND16GAH0AZA5E	NAND08GAH0AZA5F	NAND08GAH0DZA5F	NAND08GAH0DZA5E	NAND16GAH0AZA5F	NAND16GAH0DZA5E	NAND16GAH0DZA5F
Description	1 Gbyte, 2 Gbyte, 1.8 V/3 V supply, NAND Flash memories with MultiMediaCard⑩ interface	1 Gbyte, 2 Gbyte, 1.8 V/3 V supply, NAND Flash memories with MultiMediaCard⑩ interface	1 Gbyte, 2 Gbyte, 1.8 V/3 V supply, NAND Flash memories with MultiMediaCard⑩ interface	1 Gbyte, 2 Gbyte, 1.8 V/3 V supply, NAND Flash memories with MultiMediaCard⑩ interface	1 Gbyte, 2 Gbyte, 1.8 V/3 V supply, NAND Flash memories with MultiMediaCard⑩ interface	1 Gbyte, 2 Gbyte, 1.8 V/3 V supply, NAND Flash memories with MultiMediaCard⑩ interface	1 Gbyte, 2 Gbyte, 1.8 V/3 V supply, NAND Flash memories with MultiMediaCard⑩ interface	1 Gbyte, 2 Gbyte, 1.8 V/3 V supply, NAND Flash memories with MultiMediaCard⑩ interface	1 Gbyte, 2 Gbyte, 1.8 V/3 V supply, NAND Flash memories with MultiMediaCard⑩ interface	1 Gbyte, 2 Gbyte, 1.8 V/3 V supply, NAND Flash memories with MultiMediaCard⑩ interface

Recommended Resources

Tubular xenon lamp and wiring ab

Improved circuit of auto-decompression starting circuit

60HZ clock pulse generator circuit diagram

ADC circuit

Dual video amplifier

The structure of D-type IPM and the equivalent circuit of IGBT

Looking for a digital thermometer graduation project: Brothers and sisters, please help me...; 周翔 MCU

Interpretation of the key technologies of the three major systems of smart grid: Low-voltage electrical appliances can be seen everywhere in our lives. They are responsible for the distribution and control of most electric energy. As the construction of smart grids has been repeat...; xyh_521 Energy Infrastructure?

msp430f5438: I have studied the 4 series 5438 for a few days. Compared with other series of 430 microcontrollers, what are the differences in on-chip internal and external devices?...; zhongxuemin Microcontroller MCU

Positive and negative PWM combined: As shown in the figure, there is now a 0-5V positive PWM and a -12V-0V negative PWM. When the positive PWM is output, the negative PWM is not output, and the same is true for the negative PWM. After c...; ggg_daisi Analog electronics

There is a circuit that has been bothering me for a long time. I hope someone can help me solve it. Thank you!: [img]file:///C:\Users\lpl\Documents\Tencent Files\870136749\Image\C2C\A$37OKKBM03M[_PQW{`V5XN.png[/img]If you see this, please help me. I am not very good at analog electronics. This circuit comes fro...; qq48299 Analog electronics

FPGA square root implementation of a simple algorithm: Theoretical basis:Let's first look at how to calculate the square root manually in base 10. Let's look at the following two equations: x = 10*p + q (1) After squaring the left and right sides of equat...; eeleader FPGA/CPLD

Shortcut: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

Popular Components