M36W0Rx0x0UL4
32- or 64-Mbit (mux I/O, multiple bank, multilevel, burst) flash
memory, 16- or 32-Mbit PSRAM, 1.8 V supply MCP
Features
■
Multichip package
– 1 die of 32 Mbit (2 Mbit x 16) or 64 Mbit
(4 Mbit x 16) mux I/O multiple bank,
multilevel, burst) flash memory
– 1 die of 16/32 Mbit mux I/O, burst PSRAM
Supply voltage
– V
DD
= V
DDQ
= 1.7 to 1.95 V
– V
PPF
= 9 V for fast programming
Electronic signature
– Manufacturer code: 20h
– 32 Mbit flash device codes:
Top - M36W0R5040U4: 8828h
Bottom - M36W0R5040L4: 8829h
– 64 Mbit flash device codes:
Top - M36W0R6040U4 and
M36W0R6050U4: 88C0h
Bottom - M36W0R6040L4 and
M36W0R6050L4: 88C1h
Synchronous/asynchronous read
– Synchronous burst read mode: 66 MHz
– Random access: 70 ns
Synchronous burst read suspend
Programming time
– 10 µs by word typical for factory program
– Double/quadruple word program option
Memory blocks
– Multiple bank memory array: 4 Mbit banks
– Parameter blocks (top or bottom location)
Dual operations
– Program erase in 1 bank, read in others
– No delay between read and write
Common flash interface (CFI)
Block locking
– All blocks locked at power-up
– Any combination of blocks can be locked
TFBGA56 (ZS)
8 x 6 mm
TFBGA88 (ZAM)
8 x 10 mm
■
– WP for block lock-down
■
■
Security
– 128 bit user programmable OTP cells
– 64 bit unique device number
100 000 program/erase cycles per block
Asynchronous modes
– Random read 70 ns access time
– Asynchronous write
Synchronous mode:
– NOR flash
– Full synchronous (burst read and write)
Burst read/write operations
– 4-, 8- and 16-word
– Clock frequency: 83 MHz
Low power consumption
– Active current: < 20 mA
– Standby current: 70 µA
Low power features
– Partial array self-refresh (PASR)
– Deep power-down (DPD) mode
– Automatic temperature-compensated self-
Refresh (ATSR)
Device summary
M36W0Rx0x0UL4
■
PSRAM
■
■
Flash memory
■
■
■
■
■
■
■
■
Table 1.
■
■
M36W0R5040U4
M36W0R6040U4
M36W0R6050U4
M36W0R5040L4
M36W0R6040L4
M36W0R6050L4
July 2008
Rev 6
1/28
www.numonyx.com
1
Contents
M36W0Rx0x0UL4
Contents
1
2
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Signal descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.1
Common signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.1.1
2.1.2
2.1.3
2.1.4
2.1.5
2.1.6
2.1.7
2.1.8
2.1.9
2.1.10
2.1.11
2.1.12
2.1.13
2.1.14
Data inputs/outputs (ADQ0-ADQ15) . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Latch Enable (L) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Clock (K) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Wait (WAIT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Flash memory Chip Enable (E
F
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Flash memory Write Protect (WP
F
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Flash memory Reset (RP
F
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
PSRAM Chip Enable (E
P
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
PSRAM Upper Byte Enable (UB
P
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
PSRAM Lower Byte Enable (LB
P
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
PSRAM Configuration Register Enable (CR
P
) . . . . . . . . . . . . . . . . . . . . 12
V
PPF
flash memory program supply voltage . . . . . . . . . . . . . . . . . . . . . 13
V
SS
ground . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
V
SSQ
ground . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
TFBGA56 address inputs (ADQ0-ADQ15 and A16-A21) . . . . . . . . . . . 13
Deep power-down (DPD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Output Enable (G) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Write Enable (W) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
V
DD
supply voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
V
DDQ
supply voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
TFBGA88 address inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Flash memory Output Enable (G
F
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Flash memory Write Enable (W
F
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
V
DDF
flash memory supply voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
V
CCP
PSRAM supply voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
PSRAM Output Enable (G
P
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
PSRAM Write Enable (W
P
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.2
TFBGA56 signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.2.1
2.2.2
2.2.3
2.2.4
2.2.5
2.2.6
2.3
TFBGA88 signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
2.3.1
2.3.2
2.3.3
2.3.4
2.3.5
2.3.6
2.3.7
2/28
M36W0Rx0x0UL4
Contents
3
4
5
6
7
8
Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
DC and AC parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Package mechanical . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Part numbering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
3/28
List of tables
M36W0Rx0x0UL4
List of tables
Table 1.
Table 2.
Table 3.
Table 4.
Table 5.
Table 6.
Table 7.
Table 8.
Table 9.
Table 10.
Table 11.
Device summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Signal names . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
TFBGA56 package operating modes - standard asynchronous operation . . . . . . . . . . . . . 18
TFBGA88 package operating modes - standard asynchronous operation . . . . . . . . . . . . . 19
Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Operating and AC measurement conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Device capacitance. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
TFBGA56 8 × 6 x 1.2 mm, 10 x 6 ball array - 0.5 mm pitch, package data . . . . . . . . . . . . 24
Stacked TFBGA88 8 × 10 mm - 8 × 10 active ball array, 0.8 mm pitch, package data . . . 25
Ordering information scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Document revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
4/28
M36W0Rx0x0UL4
List of figures
List of figures
Figure 1.
Figure 2.
Figure 3.
Figure 4.
Figure 5.
Figure 6.
Figure 7.
Figure 8.
Figure 9.
Figure 10.
Logic diagram - TFBGA56 package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Logic diagram - TFBGA88 package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
TFBGA56 package connections (top view through package). . . . . . . . . . . . . . . . . . . . . . . . 9
TFBGA88 package connections (top view through package). . . . . . . . . . . . . . . . . . . . . . . 10
Functional block diagram - TFBGA56 package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Functional block diagram - TFBGA88 package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
AC measurement I/O waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
AC measurement load circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
TFBGA56 8 × 6 x 1.2 mm, 10 x 6 ball array - 0.5 mm pitch, bottom view package outline 23
TFBGA88 8 × 10 mm, 8 × 10 ball array - 0.8 mm pitch, bottom view package outline. . . . 24
5/28
京公网安备 11010802033920号
EEWORLD
