PXB4220E datasheet, PDF - EEWORLD Datasheet

Datasheet> All Categories > Wireless rf/communication> Telecom circuit> PXB4220E

PXB4220E: DescriptionSupport Circuit, 1-Func, PBGA256, PLASTIC, BGA-256; CategoryWireless rf/communication Telecom circuit; File Size3MB，290 Pages; ManufacturerLantiq

Download Datasheet Parametric Compare View All

PXB4220E Overview

Support Circuit, 1-Func, PBGA256, PLASTIC, BGA-256

PXB4220E Parametric

Parameter Name	Attribute value
Maker	Lantiq
Parts packaging code	BGA
package instruction	BGA,
Contacts	256
Reach Compliance Code	unknown
JESD-30 code	S-PBGA-B256
length	27 mm
Number of functions	1
Number of terminals	256
Maximum operating temperature	85 °C
Minimum operating temperature	-40 °C
Package body material	PLASTIC/EPOXY
encapsulated code	BGA
Package shape	SQUARE
Package form	GRID ARRAY
Certification status	Not Qualified
Maximum seat height	2.13 mm
Nominal supply voltage	3.3 V
surface mount	YES
Telecom integrated circuit types	ATM/SONET/SDH SUPPORT CIRCUIT
Temperature level	INDUSTRIAL
Terminal form	BALL
Terminal pitch	1.27 mm
Terminal location	BOTTOM
width	27 mm

Preview

Download Datasheet

View All

D at a Sh ee t , D S 3 , Ja n . 2 00 3

IWE8

Interworking Element for

8 E1/T1 Lines

PXB 4219E, PXB 4220E, PXB

4221E, Version 3.4

Wired

Communications

N e v e r

s t o p

t h i n k i n g .

IWE8, V3.4

PXB 4219E, PXB 4220E, PXB 4221E

Table of Contents

1.1

1.2

1.3

1.3.1

1.3.2

1.4

1.5

2.1

2.2

2.2.1

2.2.2

2.2.3

2.2.4

2.2.5

2.2.6

2.2.7

2.2.8

2.2.9

2.2.10

3.1

3.1.1

3.1.2

3.1.2.1

3.1.2.2

3.2

3.3

4.1

4.1.1

4.1.1.1

4.1.1.2

4.1.1.3

4.1.1.4

4.1.1.5

4.1.2

4.2

4.2.1

4.2.1.1

Page

Overview

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Line Card . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Echo Canceller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Differences Between PXB4220 And PXB4219 . . . . . . . . . . . . . . . . . . . . .

Differences Between PXB4220 And PXB4221 . . . . . . . . . . . . . . . . . . . . .

Pin Descriptions

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Pin Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Generic Framer Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

UTOPIA Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

IMA Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Clock Recovery Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

External RAM Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Test Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Miscellaneous . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Power Supply . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Not Connected Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Functional Description

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

ATM Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

AAL Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Unstructured CES Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Structured CES Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Functional Block Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Operational Description

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

ATM Transmit Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

ATM Transmit Buffer Filling Level . . . . . . . . . . . . . . . . . . . . . . . . . . .

Cell Discarding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Cell rate de-coupling: Idle/Unassigned Cell Insertion . . . . . . . . . . . .

Cell Payload Scrambling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

HEC Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Setup of ATM Transmit Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

ATM Receive Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Cell Delineation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Data Sheet

2003-01-20

IWE8, V3.4

PXB 4219E, PXB 4220E, PXB 4221E

Table of Contents

Page

4.2.1.2

HEC Check: Header Error Detection and Correction . . . . . . . . . . . .

4.2.1.3

Cell Payload Descrambling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.2.1.4

Idle, Physical Layer or Unassigned Cell Deletion . . . . . . . . . . . . . . .

4.2.2

Setup of ATM Receive Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.3

AAL Segmentation Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.3.1

Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.3.1.1

Segmentation Port Decorrelation . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.3.1.2

Segmentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.3.1.3

Transport of the Framer Port Number . . . . . . . . . . . . . . . . . . . . . . . .

4.3.1.4

Transport of CAS Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.3.1.5

CAS Conditioning and Freezing Upstream . . . . . . . . . . . . . . . . . . . .

4.3.1.6

Segmentation Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.3.1.7

Padding Partially Filled Cells . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.3.2

Setup of AAL Segmentation Channels . . . . . . . . . . . . . . . . . . . . . . . . .

4.4

AAL Reassembly Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.4.1

Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.4.1.1

Port and Channel Identification . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.4.1.2

Sequence Number Protection field check . . . . . . . . . . . . . . . . . . . . .

4.4.1.3

Sequence Number field check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.4.1.4

RTS Extraction and Verification . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.4.1.5

Pointer Field Detection and Verification . . . . . . . . . . . . . . . . . . . . . . .

4.4.1.6

CAS Conditioning and Freezing Downstream . . . . . . . . . . . . . . . . . .

4.4.1.7

Insertion of Dummy Cells at Cell Loss . . . . . . . . . . . . . . . . . . . . . . . .

4.4.1.8

Reassembly Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.4.1.9

Handling of Reassembly Buffer Overflow . . . . . . . . . . . . . . . . . . . . .

4.4.1.10

Handling of Reassembly Buffer Underflow . . . . . . . . . . . . . . . . . . . .

4.4.1.11

Synchronization of SDT Structure with Port Structure . . . . . . . . . . . .

4.4.2

Setup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.4.2.1

Setup of Reassembly Channels . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.4.2.2

Physical Reassembly Buffer Size . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.4.2.3

Initialization of the Reassembly Buffer . . . . . . . . . . . . . . . . . . . . . . . .

4.4.2.4

Re-Initialization of the Reassembly Buffer . . . . . . . . . . . . . . . . . . . . .

4.5

Internal Clock Recovery Circuit (ICRC) . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.5.1

Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.5.2

Frame Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.5.3

Frame Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.5.4

RTS Receive FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.5.5

RTS Transmit FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.5.6

ICRC Loopback Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.5.7

RTS Injection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.5.8

Fractional Divider . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.5.9

Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Data Sheet

2003-01-20

IWE8, V3.4

PXB 4219E, PXB 4220E, PXB 4221E

Table of Contents

4.5.10

4.5.11

4.5.11.1

4.5.11.2

4.5.11.3

4.5.11.4

4.6

4.6.1

4.6.2

4.6.3

4.7

4.8

4.8.1

4.8.2

4.8.3

4.9

4.10

4.11

4.11.1

4.11.2

4.11.2.1

4.11.2.2

4.11.2.3

5.1

5.1.1

5.1.1.1

5.1.1.2

5.1.2

5.1.2.1

5.1.2.2

5.1.3

5.1.3.1

5.1.3.2

5.1.4

5.2

5.2.1

5.2.2

5.2.2.1

5.2.2.2

5.2.3

5.3

Page

Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

PLL Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

PLL-SRTS: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

PLL-FILTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

PLL-ACM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

SRTS with ACM: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Internal Queues . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Event Queue . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Output Queue . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Interrupt Queue . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

OAM Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Loopback Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Upstream Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Downstream Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Serial Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Cell Insertion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Cell Extraction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Mapping of Channels to Timeslots . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

ATM Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

AAL Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Unstructured CES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Structured CES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Structured CES with CAS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Interface Description

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

Generic Framer Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

FALC Mode (FAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

T1 FALC Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

E1 FALC Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

Generic Interface Mode (GIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

T1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

Synchronous Modes (SYM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

Synchronous Mode at 2.048 MHz (SYM2) . . . . . . . . . . . . . . . . . . . 100

Synchronous Mode at 8.192 MHz (SYM8) . . . . . . . . . . . . . . . . . . . 102

Echo Canceller Mode (EC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

UTOPIA Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

Port Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

Back Pressure/ATM Cell Discarding . . . . . . . . . . . . . . . . . . . . . . . . . . 106

General Backpressure Mechanism . . . . . . . . . . . . . . . . . . . . . . . . . 106

Port Specific Backpressure Mechanism . . . . . . . . . . . . . . . . . . . . . 107

Sideband Signals of the UTOPIA Interface . . . . . . . . . . . . . . . . . . . . . 107

IMA Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

2003-01-20

Data Sheet

PXB4220E Related Products

	PXB4220E	PXB4221E
Description	Support Circuit, 1-Func, PBGA256, PLASTIC, BGA-256	Support Circuit, 1-Func, PBGA256, PLASTIC, BGA-256
Maker	Lantiq	Lantiq
Parts packaging code	BGA	BGA
package instruction	BGA,	BGA,
Contacts	256	256
Reach Compliance Code	unknown	unknow
JESD-30 code	S-PBGA-B256	S-PBGA-B256
length	27 mm	27 mm
Number of functions	1	1
Number of terminals	256	256
Maximum operating temperature	85 °C	85 °C
Minimum operating temperature	-40 °C	-40 °C
Package body material	PLASTIC/EPOXY	PLASTIC/EPOXY
encapsulated code	BGA	BGA
Package shape	SQUARE	SQUARE
Package form	GRID ARRAY	GRID ARRAY
Certification status	Not Qualified	Not Qualified
Maximum seat height	2.13 mm	2.13 mm
Nominal supply voltage	3.3 V	3.3 V
surface mount	YES	YES
Telecom integrated circuit types	ATM/SONET/SDH SUPPORT CIRCUIT	ATM/SONET/SDH SUPPORT CIRCUIT
Temperature level	INDUSTRIAL	INDUSTRIAL
Terminal form	BALL	BALL
Terminal pitch	1.27 mm	1.27 mm
Terminal location	BOTTOM	BOTTOM
width	27 mm	27 mm

Recommended Resources

Circuit diagram of triode inverter

Photoelectric coupling data transmission circuit c

Homemade small telephone program-controlled switch circuit diagram

Rectifier bridge module three-phase bridge rectifier circuit

Light pen circuit

±15V tracking regulated power supply part 6

The values converted by STM32ADC multi-channel are not equal to the values converted by each single channel: The value of multi-channel conversion is about 0.2V smaller than that of single-channel conversion, and the more channels there are, the smaller the value is. When converting four channels, the value ...; tang_jun_001 stm32/stm8

PCB wiring question: I have a question for you seniors. Does the wiring on the PCB board have to be done according to the connection of the flying wire? Can I connect it according to my own ideas instead of following the ...; lym1210 PCB Design

Some kits on TI estore are discounted on "Black Friday": Choros的手表29.99刀币免邮费 [table] [tr][td=4,1][color=rgb(17, 136, 153)][url=http://www.ti.com/tool/eZ430-Chronos]eZ430-Chronos[/url][/color] Options Available[/td][/tr] [tr][td]Part Number[/td][td][b]eZ430-...; wstt Microcontroller MCU

When the capacitor ages...: The life of a power supply often depends on the life of an electrolytic capacitor, but what changes occur in the characteristics of the capacitor as the electrolytic capacitor ages? Please feel free t...; leslie Discrete Device

Requirements for using IAR ETM Trace debugging features: In some cases, the application code may suddenly run away or generate an abnormal interrupt, and the cause of the problem may be difficult to find. When debugging such problems, you can consider using...; MamoYU Integrated technical exchanges

STC12C5A60S2 circuit diagram: Hope that helps!!...; lizhikui 51mcu

Shortcut: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

Popular Components