82C836BPFP datasheet, PDF - EEWORLD Datasheet

Datasheet> All Categories > The embedded processor and controller> Microcontrollers and processors> 82C836BPFP

82C836BPFP: DescriptionMicro Peripheral IC; CategoryThe embedded processor and controller Microcontrollers and processors; File Size4MB，205 Pages; ManufacturerIntel; Websitehttp://www.intel.com/

Download Datasheet Parametric Compare View All

82C836BPFP Overview

Micro Peripheral IC

82C836BPFP Parametric

Parameter Name	Attribute value
Maker	Intel
package instruction	,
Reach Compliance Code	compliant

Preview

Download Datasheet

View All

82C836

CHIPSet

Single-Chip 386sx AT

Data Sheet

March 1993

Contents

Section 1

82C836 CHIPSet Introduction

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Architectural Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1-1

1-2

Section 2

Pin Assignments

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Signal Pinouts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2-1

2-2

2-9

Section 3

Functional Description

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Reset Strap Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Battery Backup and Power-Up/Down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Testability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Standby Power Management and Laptop Support . . . . . . . . . . . . . . . . . . . . . . . . . .

Operational Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3-1

3-3

3-5

3-6

Section 4

Clock/Bus Control

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

System Reset and Clock Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Bus Control Arbitration and Basic Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4-1

4-2

4-3

Section 5

System Interface

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

ROM/Shadow RAM Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

DRAM Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

SCATsx Memory Address Mapping Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . .

SCATsx Memory Bank Utilization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Automatic Memory Configuration Detection . . . . . . . . . . . . . . . . . . . . . . . . . . .

Support for External Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Expanded/Extended Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Numeric Coprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Keyboard Controller Interface ----External 8042 . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5-1

5-2

5-9

5-10

5-12

5-14

5-16

5-18

Chips and Technologies, Inc.

PRELIMINARY

Revision 3.0

Contents

82C836 CHIPSet Data Sheet

Section 6

Real Time Clock and Interval Timer Registers

. . . . . . . . . . . . . . . . . . . . . . . . .

Real Time Clock Interface ----MC146818 Compatible . . . . . . . . . . . . . . . . . . . . . .

Real Time Clock Address Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Control and Status Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Update Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Programmable Interval Timer ----8254 Compatible . . . . . . . . . . . . . . . . . . . . . . . . .

Counter Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Programming the Counter Timer Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Read/Write Counter Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Latch Counter Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Read-Back Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Status Byte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Counter Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

GATE2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6-1

6-2

6-4

6-7

6-9

6-10

6-11

6-12

6-13

6-14

6-15

6-17

Section 7

Interrupt Controller

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Controller Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Interrupt Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

End-Of-Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Priority Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Fixed Priority Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Specific Rotation Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Automatic Rotation Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Programming the Interrupt Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Initialization Command Words . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Operational Command Words . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

7-1

7-3

7-4

7-5

7-6

7-7

7-8

7-12

Section 8

DMA Controller

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

DMA Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Idle Condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Program Condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Active Condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

DMA Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Auto-Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

DREQ Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Address Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Compressed Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8-1

8-3

8-4

8-6

8-7

8-8

Revision 3.0

PRELIMINARY

Chips and Technologies, Inc.

82C836 CHIPSet Data Sheet

Contents

DMA Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Current Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Current Word Count Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Base Word Count Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Command Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Mode Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Request Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Request Mask Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Temporary Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Special Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8-9

8-10

8-12

8-13

8-15

8-16

Section 9

Address Maps

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

I/O Address Maps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Memory Address Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

9-1

9-6

Section 10

Configuration Registers

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

EMS Page Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

10-1

10-16

Section 11

System Timing Relationships

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

CPU Access to AT-Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

-MEMCS16 and -IOCS16 Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

IOCHRDY and OWS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

-NA/-STCYC Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

-CAS Only DRAM Access by CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Local DRAM Bank Switch (SRA Mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Maximum Wait State Page Miss . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Cache Mode Write Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Early READY and LBA Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Coprocessor Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

DMA Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

DRQ/DACK Scanning in MRA Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Master Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

DMA and Master Access to Local Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Memory Refresh (HLDA and 14MHz-Based) . . . . . . . . . . . . . . . . . . . . . . . . . .

Hidden Refresh (PROCCLK-Based, No HLDA) . . . . . . . . . . . . . . . . . . . . . . . .

Standby Refresh (32KHz-Based) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Power Turn-On and System Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

11-1

11-6

11-8

11-9

11-10

11-12

11-14

11-16

11-18

11-19

11-20

11-24

11-26

11-27

11-30

11-32

11-34

Chips and Technologies, Inc.

PRELIMINARY

Revision 3.0

vii

82C836BPFP Related Products

	82C836BPFP	82C836APFP
Description	Micro Peripheral IC	Micro Peripheral IC
Maker	Intel	Intel
Reach Compliance Code	compliant	compliant

Recommended Resources

FM-AM tuner circuit (UTC TA7640AP)

Window detector circuit diagram C

Exposure timer 2

Welding seam position online identification circuit

450, 800Hz audio oscillation circuit

Computer motherboard circuit diagram 815 1_05

Shortcut: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

Popular Components