White Electronic Designs
W3EG264M64EFSU-D4
PRELIMINARY*
1GB – 2x64Mx64 DDR SDRAM, UNBUFFERED, FBGA
FEATURES
Fast data transfer rate: PC-2100, PC-2700 and
PC3200
Clock speeds of 133 MHz, 166 MHz and 200MHz
Supports ECC error detection and correction
Bi-directional data strobes (DQS)
Differential clock inputs (CK & CK#)
Programmable Read Latency 3 and 4 (clock)
Programmable Burst Length (2, 4 or 8)
Programmable Burst type (sequential & interleave)
Edge aligned data output, center aligned data input
Auto and self refresh
Serial presence detect (SPD) with EEPROM
V
CC
= V
CCQ
= +2.6V ±0.1V (200MHz)
V
CC
= V
CCQ
= +2.5V ±0.2V (133 and 166MHz)
Gold edge contacts
Dual Rank
JEDEC standard 200 pin, small-outline, SO-DIMM
package
•
PCB height option:
D4: 31.75 mm (1.25”) TYP
* This product is under development, is not qualified or characterized and is subject to
change or cancellation without notice.
DESCRIPTION
The W3EG264M64EFSU is a 2x64Mx64 Double Data Rate
SDRAM memory module based on 512Mb DDR SDRAM
components. The module consists of sixteen 64Mx8 DDR
SDRAMs in FBGA packages mounted on a 200 pin FR4
substrate.
Synchronous design allows precise cycle control with the
use of system clock. Data I/O transactions are possible on
both edges and Burst Lengths allow the same device to be
useful for a variety of high bandwidth, high performance
memory system applications.
NOTE: Consult factory for availability of:
• RoHS compliant products
• Vendor source control options
• Industrial temperature option
OPERATING FREQUENCIES
DDR400@CL=3
Clock Speed
CL-t
RCD
-t
RP
200MHz
3-3-3
DDR333@CL=2.5
166MHz
2.5-3-3
DDR266@CL=2
133MHz
2-2-2
DDR266@CL=2.5
133MHz
2.5-3-3
May 2007
Rev. 1
1
White Electronic Designs Corporation • (602) 437-1520 • www.whiteedc.com
White Electronic Designs
PIN CONFIGURATION
PIN# SYMBOL PIN# SYMBOL PIN# SYMBOL PIN# SYMBOL
51
V
SS
101
A9
151
DQ42
1
V
REF
2
V
REF
52
V
SS
102
A8
152
DQ46
53
DQ19
103
V
SS
153
DQ43
3
V
SS
4
V
SS
54
DQ23
104
V
SS
154
DQ47
5
DQ0
55
DQ24
105
A7
155
V
CC
6
DQ4
56
DQ28
106
A6
156
V
CC
7
DQ1
57
V
CC
107
A5
157
V
CC
8
DQ5
58
V
CC
108
A4
158
CK1#
9
V
CC
59
DQ25
109
A3
159
V
SS
10
V
CC
60
DQ29
110
A2
160
CK1
11
DQS0
61
DQS3
111
A1
161
V
SS
12
DM0
62
DM3
112
A0
162
V
SS
13
DQ2
63
V
SS
113
V
CC
163
DQ48
14
DQ6
64
V
SS
114
V
CC
164
DQ52
65
DQ26
115
A10
165
DQ49
15
V
SS
16
V
SS
66
DQ30
116
BA1
166
DQ53
17
DQ3
67
DQ27
117
BA0
167
V
CC
18
DQ7
68
DQ31
118
RAS#
168
V
CC
19
DQ8
69
V
CC
119
WE#
169
DQS6
20
DQ12
70
V
CC
120
CAS#
170
DM6
21
V
CC
71
DNU
121
CS0#
171
DQ50
22
V
CC
72
DNU
122
CS1#
172
DQ54
23
DQ9
73
DNU
123
NC
173
V
SS
24
DQ13
74
DNU
124
NC
174
V
SS
25
DQS1
75
V
SS
125
V
SS
175
DQ51
26
DM1
76
V
SS
126
V
SS
176
DQ55
27
V
SS
77
DNU
127
DQ32
177
DQ56
78
DNU
128
DQ36
178
DQ60
28
V
SS
29
DQ10
79
DNU
129
DQ33
179
V
CC
30
DQ14
80
DNU
130
DQ37
180
V
CC
31
DQ11
81
V
CC
131
V
CC
181
DQ57
32
DQ15
82
V
CC
132
V
CC
182
DQ61
83
DNU
133
DQS4
183
DQS7
33
V
CC
84
DNU
134
DM4
184
DM7
34
V
CC
35
CK0
85
NC
135
DQ34
185
V
SS
36
V
CC
86
DNU
136
DQ38
186
V
SS
37
CK0#
87
V
SS
137
V
SS
187
DQ58
38
V
SS
88
V
SS
138
V
SS
188
DQ62
39
V
SS
89
DNU
139
DQ35
189
DQ59
40
V
SS
90
V
SS
140
DQ39
190
DQ63
41
DQ16
91
DNU
141
DQ40
191
V
CC
42
DQ20
92
V
CC
142
DQ44
192
V
CC
43
DQ17
93
V
CC
143
V
CC
193
SDA
44
DQ21
94
V
CC
144
V
CC
194
SA0
45
V
CC
95
CKE1
145
DQ41
195
SCL
46
V
CC
96
CKE0
146
DQ45
196
SA1
47
DQS2
97
NC
147
DQS5
197
V
CCSPD
48
DM2
98
NC
148
DM5
198
SA2
49
DQ18
99
A12
149
V
SS
199
NC
50
DQ22
100
A11
150
V
SS
200
V
SS
W3EG264M64EFSU-D4
PRELIMINARY
PIN NAMES
Symbol
A0-A12
BA0, BA1
DQ0-DQ63
CB0-CB7
CK0, CK0#
CK1, CK1#
CK2, CK2#
CKE0-CKE1
CS0#-CS1#
WE#, CAS#, RAS#
DQS0-DQS8
DM0-DM8
V
CC
V
CCSPD
V
REF
V
SS
SCL
SA0-SA2
SDA
NC
DNU
Description
Address input
Bank Address
Input/Output: Data I/Os, Data bus
Input/Output: Check Bits
Clock Input
Clock Enable Input
Chip Select Input
Command Input
Data Strobe
Data Write Mask
Supply: Power Supply: +2.5V
±0.2V
Supply: Serial EEPROM Positive
Power Supply
Supply: SSTL_2 reference voltage
Supply: Ground
Serial Clock
Presence Detect Address Input
Input/Output: Serial Presence-
Detect Data
No Connect
Do Not Use
May 2007
Rev. 1
2
White Electronic Designs Corporation • (602) 437-1520 • www.whiteedc.com
White Electronic Designs
FUNCTIONAL BLOCK DIAGRAM
W3EG264M64EFSU-D4
PRELIMINARY
CS1#
CS0#
DQS0
DM0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS2
DM2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS4
DM4
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS6
DM6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DM S0# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM S1# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM S0# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM S1# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQS7
DM7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
120
CK0
CK0#
120
CK1
CK1#
V
CCSPD
V
CC
V
REF
V
SS
DDR SDRAMs
DDR SDRAMs
DM S0# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM S0# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM S1# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQS1
DM1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQS3
DM S0# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM S1# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQS5
DM5
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DM S0# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM S1# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM S0# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM S1# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM S0# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM S1# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM S1# DQS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
BA0, BA1
A0-A12
RAS#
CAS#
CKE0
CKE1
WE#
BA0, BA1: DDR SDRAMs
A0-A12: DDR SDRAMs
RAS#: DDR SDRAMs
CAS#: DDR SDRAMs
CKE0: DDR SDRAMs
CKE1: DDR SDRAMs
WE#: DDR SDRAMs
CK2
CK2#
SCL
WP
SERIAL PD
A0
A1
A2
120
SDA
SA0 SA1 SA2
SPD/EEPROM
DDR SDRAMs
DDR SDRAMs
DDR SDRAMs
Note: 1. All resistor values are 22Ω unless otherwise specified.
May 2007
Rev. 1
3
White Electronic Designs Corporation • (602) 437-1520 • www.whiteedc.com
White Electronic Designs
W3EG264M64EFSU-D4
PRELIMINARY
DC ELECTRICAL CHARACTERISTICS
PARAMETER/CONDITION
Supply Voltage
I/O Supply Voltage
I/O Reference Voltage
I/O Termination Voltage (system)
Input High (Logic 1) Voltage
Input Low (Logic 0) Voltage
High Current (V
OUT
= V
CCQ
- 0.373V, minimum V
REF
, minimum V
TT
)
Low Current (V
OUT
= 0.373V, maximum V
REF
, maximum V
TT
)
SYMBOL
V
CC
V
CCQ
V
REF
V
TT
V
IH (DC)
V
IL (DC)
I
OH
I
OL
MIN
2.3
2.3
0.49 × V
CCQ
V
REF
- 0.04
V
REF
+ 0.15
-0.3
-16.8
16.8
MAX
2.7
2.7
0.51 × V
CCQ
V
REF
+ 0.04
V
CC
+ 0.3
V
REF
- 0.15
—
—
UNITS
V
V
V
V
V
V
mA
mA
CAPACITANCE
PARAMETER
Input/Output Capacitance: DQ, DQS,DM
Input Capacitance: Command and Address
Input Capacitance: CK, CK#,
Input Capacitance: CKE, S#
SYMBOL
C
I0
C
I1
C
I2
C
I3
MAX
12
47
25
25
UNITS
pF
pF
pF
pF
May 2007
Rev. 1
4
White Electronic Designs Corporation • (602) 437-1520 • www.whiteedc.com
White Electronic Designs
0°C
≤
T
A
≤
+70°C; V
CC
, V
CCQ
= +2.5V ±0.2V
DDR400: V
CC
= V
CCQ
= +2.6V ±0.2V
W3EG264M64EFSU-D4
PRELIMINARY
I
DD
SPECIFICATIONS AND CONDITIONS
MAX
PARAMETER/CONDITION
OPERATING CURRENT: One device bank; Active-Precharge; t
RC
= t
RC
(MIN); t
CK
= t
CK
(MIN); DQ, DM and DQS inputs changing once per clock cycle; Address and control inputs
changing once every two clock cycles
OPERATING CURRENT: One device bank; Active-Read-Precharge; Burst = 4; t
RC
= t
RC
(MIN); t
CK
= t
CK
(MIN); IOUT = 0mA; Address and control inputs changing once per clock
cycle
PRECHARGE POWER-DOWN STANDBY CURRENT: All device banks idle; Power-down
mode; t
CK
= t
CK
(MIN); CKE = (LOW)
IDLE STANDBY CURRENT: CS# = HIGH; All device banks are idle; t
CK
= t
CK
(MIN); CKE =
HIGH; Address and other control inputs changing once per clock cycle. VI
N
= V
REF
for DQ,
DQS, and DM
ACTIVE POWER-DOWN STANDBY CURRENT: One device bank active; Power-down
mode; t
CK
= t
CK
(MIN); CKE = LOW
ACTIVE STANDBY CURRENT: CS# = HIGH; CKE = HIGH; One device bank active; t
RC
=
t
RAS
(MAX); t
CK
= t
CK
(MIN); DQ, DM and DQS inputs changing twice per clock cycle; Address
and other control inputs changing once per clock cycle
OPERATING CURRENT: Burst = 2; Reads; Continuous burst; One device bank active;
Address and control inputs changing once per clock cycle; t
CK
= t
CK
(MIN); I
OUT
= 0mA
OPERATING CURRENT: Burst = 2; Writes; Continuous burst; One device bank active;
Address and control inputs changing once per clock cycle; t
CK
= t
CK
(MIN); DQ, DM, and DQS
inputs changing twice per clock cycle
AUTO REFRESH BURST CURRENT:
SELF REFRESH CURRENT: CKE
≤
0.2V
OPERATING CURRENT: Four device bank interleaving READs (Burst = 4) with auto
precharge, t
RC
= minimum t
RC
allowed; t
CK
= t
CK
(MIN); Address and control inputs change
only during Active READ, or WRITE commands
t
REFC
= t
RFC
(MIN)
SYM
DDR400 DDR333 DDR266 DDR266 UNITS
@CL=3 @CL=2.5 @CL=2 @CL=2.5
2475
2745
90
990
810
1080
2790
2790
4185
90
5130
2070
2340
90
810
630
900
2385
2295
3510
90
4545
2070
2340
90
810
630
900
2385
2295
3510
90
4545
1845
2115
90
720
540
810
2115
2025
3330
90
3960
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
I
CC0
I
CC1
I
CC2P
I
CC2F
I
CC3P
I
CC3N
I
CC4R
I
CC4W
I
CC5
I
CC6
I
CC7
Note: I
CC
specification is based on
SAMSUNG
components. Other DRAM manufactures specification may be different.
May 2007
Rev. 1
5
White Electronic Designs Corporation • (602) 437-1520 • www.whiteedc.com
京公网安备 11010802033920号
EEWORLD
