STR91xFAx3x STR91xFAx4x
ARM966E-S™ 16/32-Bit Flash MCU with Ethernet, USB, CAN,
AC motor control, 4 timers, ADC, RTC, DMA
Features
■
16/32-bit 96 MHz ARM9E based MCU
– ARM966E-S RISC core: Harvard archi-
tecture, 5-stage pipeline, Tightly-Coupled
Memories (SRAM and Flash)
– STR91xFA implementation of core adds
high-speed burst Flash memory interface,
instruction prefetch queue, branch cache
– Up to 96 MIPS directly from Flash memory
– Single-cycle DSP instructions supported
– Binary compatible with ARM7 code
Dual burst Flash memories, 32-bits wide
– 256 KB/512 KB/1 MB/2 MB Main Flash
– 32 KB/128 KB Secondary Flash
– Sequential Burst operation up to 96 MHz
– 100 K min erase cycles, 20 yr min retention
SRAM, 32-bits wide
– 96K bytes, optional battery backup
9 programmable DMA channels
Clock, reset, and supply management
– Internal oscillator operating with external
4-25 MHz crystal
– Internal PLL up to 96 MHz
– Real-time clock provides calendar
functions, tamper, and wake-up functions
– Reset Supervisor monitors supply voltage,
watchdog, wake-up unit, external reset
– Brown-out monitor
– Run, Idle, and Sleep Mode as low as 50 uA
Vectored interrupt controller (VIC)
– 32 IRQ vectors, 30 interrupt pins
– Branch cache minimizes interrupt latency
8-channel, 10-bit A/D converter (ADC)
– 0 to 3.6 V range, 0.7 usec conversion
10 Communication interfaces
– 10/100 Ethernet MAC with DMA and MII
– USB Full-speed (12 Mbps) slave device
■
■
LQFP80 12 x12mm
LQFP128 14 x 14mm
LFBGA144 10 x 10 x 1.7
■
–
–
–
–
■
CAN interface (2.0B Active)
3 16550-style UARTs with IrDA protocol
2 Fast I
2
C™, 400 kHz
2 channels for SPI™, SSI™, or Microwire™
■
■
■
External Memory Interface (EMI)
– 8- or 16-bit data, up to 24-bit addressing
– Static Async modes for LQFP128
– Additional burst synchronous modes for
LFBGA144
Up to 80 I/O pins (muxed with interfaces)
16-bit standard timers (TIM)
– 4 timers each with 2 input capture, 2 output
compare, PWM and pulse count modes
3-Phase induction motor controller (IMC)
JTAG interface with boundary scan
Embedded trace module (ARM ETM9)
Device summary
Part number
STR910FAM32, STR910FAW32,
STR910FAZ32, STR912FAW32
STR911FAM42, STR911FAW42,
STR912FAW42, STR912FAZ42
STR911FAM44 STR911FAW44
STR912FAW44, STR912FAZ44
STR911FAM46, STR911FAW46,
STR912FAW46, STR912FAZ46
STR911FAM47, STR911FAW47,
STR912FAW47, STR912FAZ47
■
■
■
Table 1.
Reference
■
STR91xFAx32
STR91xFAx42
STR91xFAx44
STR91xFAx46
STR91xFAx47
■
■
May 2008
Rev 3
1/101
www.st.com
1
Contents
STR91xFAx3x, STR91xFAx4x
Contents
1
2
3
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Device summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Functional overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
3.1
3.2
3.3
3.4
System-in-a-Package (SiP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Package choice . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
ARM966E-S CPU core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Burst Flash memory interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
3.4.1
3.4.2
3.4.3
Pre-Fetch Queue (PFQ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Branch Cache (BC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Management of literals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3.5
SRAM (64K or 96K Bytes) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
3.5.1
3.5.2
Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Battery backup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
3.6
3.7
DMA data movement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Non-volatile memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
3.7.1
3.7.2
Primary Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Secondary Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
3.8
3.9
One-time-programmable (OTP) memory . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.8.1
Product ID and revision level . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Vectored interrupt controller (VIC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.9.1
3.9.2
3.9.3
FIQ handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
IRQ handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Interrupt sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
3.10
Clock control unit (CCU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
3.10.1
3.10.2
3.10.3
3.10.4
3.10.5
3.10.6
3.10.7
Master clock sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Reference clock (RCLK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
AHB clock (HCLK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
APB clock (PCLK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Flash memory interface clock (FMICLK) . . . . . . . . . . . . . . . . . . . . . . . . 21
Baud rate clock (BRCLK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
External memory interface bus clock (BCLK) . . . . . . . . . . . . . . . . . . . . 22
2/101
STR91xFAx3x, STR91xFAx4x
3.10.8
3.10.9
Contents
USB interface clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Ethernet MAC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
3.10.10 External RTC calibration clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
3.10.11 Operation example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
3.11
Flexible power management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
3.11.1
3.11.2
3.11.3
Run mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Idle mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
3.12
Voltage supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
3.12.1
3.12.2
Independent A/D converter supply and reference voltage . . . . . . . . . . . 24
Battery supply . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
3.13
System supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3.13.1
3.13.2
3.13.3
3.13.4
3.13.5
3.13.6
3.13.7
Supply voltage brownout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Supply voltage dropout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Watchdog timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
External RESET_INn pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Power-up . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
JTAG debug command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Tamper detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
3.14
3.15
Real-time clock (RTC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
JTAG interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
3.15.1
3.15.2
3.15.3
3.15.4
In-system-programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Boundary scan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
CPU debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
JTAG security bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
3.16
3.17
3.18
Embedded trace module (ARM ETM9, v. r2p2) . . . . . . . . . . . . . . . . . . . . 29
Ethernet MAC interface with DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
USB 2.0 slave device interface with DMA . . . . . . . . . . . . . . . . . . . . . . . . 30
3.18.1
3.18.2
3.18.3
Packet buffer interface (PBI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Suspend mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
3.19
3.20
3.21
3.22
CAN 2.0B interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
UART interfaces with DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
3.20.1
DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
I2C interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
SSP interfaces (SPI, SSI, and Microwire) with DMA . . . . . . . . . . . . . . . . 33
3/101
Contents
3.22.1
STR91xFAx3x, STR91xFAx4x
DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
3.23
3.24
3.25
3.26
3.27
General purpose I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
A/D converter (ADC) with DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.24.1
DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Standard timers (TIM) with DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.25.1
DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Three-phase induction motor controller (IMC) . . . . . . . . . . . . . . . . . . . . . 36
External memory interface (EMI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
4
5
Related documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
5.1
5.2
LFBGA144 ball connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Default pin functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
5.2.1
General notes on pin usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
6
Memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
6.1
6.2
6.3
6.4
Buffered and non-buffered writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
System (AHB) and peripheral (APB) buses . . . . . . . . . . . . . . . . . . . . . . . 53
SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Two independent Flash memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
6.4.1
6.4.2
Default configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Optional configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
6.5
STR91xFA memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
7
Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
7.1
Parameter conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
7.1.1
7.1.2
7.1.3
7.1.4
7.1.5
Minimum and maximum values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Typical values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Typical curves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Loading capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
7.2
7.3
7.4
4/101
Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
7.3.1
Operating conditions at power-up / power-down . . . . . . . . . . . . . . . . . . 60
RESET_INn and power-on-reset characteristics . . . . . . . . . . . . . . . . . . . 61
STR91xFAx3x, STR91xFAx4x
Contents
7.5
7.6
7.7
LVD electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
7.5.1
LVD delay timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Supply current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
7.6.1
Typical power consumption for frequencies below 10 MHz . . . . . . . . . . 64
Clock and timing characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
7.7.1
7.7.2
7.7.3
7.7.4
Main oscillator electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . 66
X1_CPU external clock source . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
RTC oscillator electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . 67
PLL electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
7.8
Memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
7.8.1
7.8.2
SRAM characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Flash memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
7.9
EMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
7.9.1
7.9.2
7.9.3
7.9.4
7.9.5
7.9.6
7.9.7
Functional EMS (electro magnetic susceptibility) . . . . . . . . . . . . . . . . . 71
Electro magnetic interference (EMI) . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Absolute maximum ratings (electrical sensitivity) . . . . . . . . . . . . . . . . . 72
Electro-static discharge (ESD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Static latch-up . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Designing hardened software to avoid noise problems . . . . . . . . . . . . . 72
Electrical sensitivity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
7.10
7.11
I/O characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
External memory bus timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
7.11.1
7.11.2
Asynchronous mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Synchronous mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
7.12
Communication interface electrical characteristics . . . . . . . . . . . . . . . . . 83
7.12.1
7.12.2
7.12.3
7.12.4
7.12.5
10/100 Ethernet MAC electrical characteristics . . . . . . . . . . . . . . . . . . . 83
USB electrical interface characteristics . . . . . . . . . . . . . . . . . . . . . . . . . 85
CAN interface electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . 85
I2C electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
SPI electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
7.13
ADC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
8
Device marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
8.1
8.2
STR91xFAx32 / STR91xFAx42 / STR91xFAx44 . . . . . . . . . . . . . . . . . . . 92
STR91xFAx46 / STR91xFAx47 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
5/101
stm32/stm8
京公网安备 11010802033920号
EEWORLD
