データ・シート（暫定）
MOS集積回路
MOS Integrated Circuit
µ
PD720133
USB2.0-IDEブリッジ
µ
PD720133
は ，
USB2.0
と
ATA/ATAPI
間 の ブ リ ッ ジ を 実 現 す る た め の 汎 用
LSI
で ，
Universal Serial Bus
Specification Revision 2.0のHigh-speed Capable device規格に準拠しています。USB2.0とATA/ATAPI間のブリッジ
実現のため，
µ
PD720133はCISC Processor, ATA/ATAPI Controller, Endpoint Controller (EPC), Serial Interface
Engine (SIE)とUSB2.0 Transceiverなどを内蔵しています。USB2.0 ProtocolとClass Specific Protocol (Bulk Only
Protocol)は，
USB2.0 Transceiver，
SIEおよびEPCにより処理され，
Transport Layerは内蔵のV30MZ CISC Processor
により実現されます。
µ
PD720133の制御½フトウエアは内蔵ROMに保持されており，EEPROMをサポートする
ことで機½のアップデートが図れます。
特
徴
○Universal
Serial Bus Specification Revision 2.0 (Data Rate 12/480 Mbps)に準拠
○ATA/ATAPI-6
(LBA48, PIO Mode 0-4, Multi Word DMA Mode 0-2, Ultra DMA Mode 0-4)に準拠
○½消費電力“USB2.0
High-speed Bus Powered Device“を実現可½
★
○USB
Implementers Forumにより認証されており，USB 2.0 High-speed Logo付(TID: 40001985)
○Full-speedの送受信も実現できるUSB2.0
High-speed Transceiver / Receiver内蔵
○USB2.0
High-speedかFull-speed Packet Protocol Sequencer (Serial Interface Engine)内蔵
○自動Chirp発行とFull-/High-speed
Modeの自動切り替え
○set
feature (TEST_MODE)サポート
○CD-ROM,
HDDなどIDEデバイスの電力制御機½サポート
○30
MHz X’talによるシステム・クロック生成
○電源電圧：V
DD33
= 3.3 VとV
DD25
= 2.5 Vの2電源
★
オーダ情報
オーダ名称
パッケージ
µ
PD720133GB-YEU-A 64ピン・プラスチックTQFP（ファインピッチ）（10×10）
鉛フリー品
µ
PD720133GB-YEU-Y 64ピン・プラスチックTQFP（ファインピッチ）（10×10）
高耐熱品
本資料の内容は予告なく変更することがありますので，最新のものであることをご確認の上ご½用ください。
資料番号
S17100JJ2V0DS00（第2版）
発行年月
June 2004 NS CP (N)
本文欄外の★印は、本版で改訂された主な箇所を示します。
2004
µ
PD720133
ブロック図
CPU Core
(V30MZ)
RAM
2 Kbytes x 2
ROM
12 Kbytes
EPC2_V2
PHY_V2
USB Bus
DCC
16-bit Bus
Bus Bridge
16-bit Bus
DMAC
IDEC_V2
IDE Bus
GPIO
GPIO
8-bit Bus
INTC
Timer
PIO
Direct Bus
Direct Command Bus
Serial
ROM
V30MZ
RAM
ROM
PHY_V2
EPC2_V2
IDEC_V2
DCC
Bus Bridge
INTC
GPIO
PIO
: CISC CPU core
: 4-Kbyte work RAM for firmware
: 12-Kbyte ROM for built-in firmware
: USB2.0 transceiver with serial interface engine
: Endpoint controller
: IDE controller
: ATA direct command controller
: Internal / external bus controller and DMA controller
: Interrupt controller (82C59 like)
: General purpose 3-bit I/O controller
: Multipurpose 2-bit I/O controller
2
データ・シート（暫定）
S17100JJ2V0DS
µ
PD720133
1.
端子機½
端子名
XIN
XOUT
RESETB
IDECS(1:0)B
IDEA(2:0)
IDEINT
入出力
I
O
I
O (I/O)
O (I/O)
I
バッファ・タイプ
2.5 V入力
2.5 V出力
3.3 V Schmitt入力
5 V tolerant出力
5 V tolerant出力
5 V tolerant入力
High
Low
Low
アクティブ・
レベル
機
½
システム・クロック入力または発振子入力
発振子出力
非同期リセット信号
IDEホスト・チップ・セレクト
IDEアドレス・バス
IDE割り込みリクエスト（デバイスからホ
ストへ）
IDEDAKB
IDEIORDY
IDEIORB
IDEIOWB
IDEDRQ
O (I/O)
I
O (I/O)
O (I/O)
I
5 V tolerant出力
5 V tolerant入力
5 V tolerant出力
5 V tolerant出力
5 V tolerant入力
Low
High
Low
Low
High
IDE DMAアクノリッジ
IDE IOチャネル・レディ
IDE IOリード・ストローブ
IDE IOライト・ストローブ
IDE DMAリクエスト
（デバイスからホスト
へ）
IDED(15:0)
IDERSTB
CMB_BSY (GPIO7)
CMB_STATE (GPIO6)
DPC (GPIO5)
SDA (PIO0)
SCL (PIO1)
VBUS
DP
DM
RSDP
RSDM
RPU
RREF
SCAN
TEST
AV
DD25
V
DD25
V
DD33
AV
SS
V
SS
I/O
O (I/O)
I/O
I/O
I/O
I/O
I/O
I
I/O
I/O
O
O
A
A
I
I
5 V tolerant双方向
5 V tolerant出力
3.3 V双方向
3.3 V双方向
3.3 V双方向
3.3 V双方向
3.3 V双方向
5 V Schmitt入力
注
IDEデータ・バス
Low
IDEリセット（ホストからデバイスへ）
コンボIDEバス・ビジィ
コンボIDEバス・ステート
IDEデバイス用電源制御端子
シリアルROMデータ信号
シリアルROMクロック信号
VBUSモニタ端子
USB high speed D+
信号
USB high speed D-
信号
USB full speed D+
信号
USB full speed D-
信号
USB 1.5 kΩプルアップ抵抗制御端子
リファレンス抵抗
スキャン・モード制御端子
テスト・モード制御端子
アナログ回路用2.5
V V
DD
2.5 V V
DD
3.3 V V
DD
アナログ回路用グランド
グランド
USB high speed D+ I/O
USB high speed D- I/O
USB full speed D+ O
USB full speed D- O
USB pull-up control
Analog
3.3 V入力
3.3 V入力
注
VBUS端子はVBUSラインのモニタのために½われますが，システム電源が½ちて，V
DD33
, V
DD25
とAV
DD25
がV
SS
と同レベルになる場合も考えられます。このようなケースが考えられる場合，システムはVBUS端子への入力電
圧を3.0
V以下になるようにしてください。
備考
1.
2.
“5 V tolerant“とは，5 V耐量を持った3.3 Vバッファのことです。
入出力欄で“(I/O)”と示されているものは，テスト・モードでは双方向バッファとして動½します。通常の½
用では考慮する必要はありません。
データ・シート（暫定）
S17100JJ2V0DS
5
京公网安备 11010802033920号
EEWORLD
