PEF2256H datasheet, PDF - EEWORLD Datasheet

Datasheet> All Categories > Wireless rf/communication> Telecom circuit> PEF2256H

PEF2256H: DescriptionE1/T1/J1 Framer and Line Interface Component for Long- and Short-Haul Applications; CategoryWireless rf/communication Telecom circuit; File Size4MB，518 Pages; ManufacturerInfineon; Websitehttp://www.infineon.com/

Download Datasheet Parametric Compare View All

PEF2256H Overview

E1/T1/J1 Framer and Line Interface Component for Long- and Short-Haul Applications

PEF2256H Parametric

Parameter Name	Attribute value
Is it Rohs certified?	incompatible
Maker	Infineon
Parts packaging code	QFP
package instruction	PLASTIC, MQFP-80
Contacts	80
Reach Compliance Code	unknow
Carrier type	CEPT PCM-30/E-1
Carrier Type (2)	T-1(DS1)
JESD-30 code	S-PQFP-G80
length	14 mm
Humidity sensitivity level	1
Number of functions	1
Number of terminals	80
Maximum operating temperature	85 °C
Minimum operating temperature	-40 °C
Package body material	PLASTIC/EPOXY
encapsulated code	QFP
Encapsulate equivalent code	QFP80,.68SQ
Package shape	SQUARE
Package form	FLATPACK
Peak Reflow Temperature (Celsius)	225
power supply	1.8,3.3 V
Certification status	Not Qualified
Maximum seat height	2.45 mm
Maximum slew rate	0.145 mA
Nominal supply voltage	1.8 V
surface mount	YES
technology	CMOS
Telecom integrated circuit types	FRAMER
Temperature level	INDUSTRIAL
Terminal form	GULL WING
Terminal pitch	0.65 mm
Terminal location	QUAD
Maximum time at peak reflow temperature	NOT SPECIFIED
width	14 mm

Preview

Download Datasheet

View All

U s e r ’ s Ma n u al , D S 1 .1 , O c t . 20 0 3

FALC

E 1 / T 1 /J 1 F r a m e r a n d L i n e I n t e r f a c e

C o m p o n e n t f o r L o n g - a n d S h o r t - H au l

Applications

PEF 2256 H/E, Version 2.1

Hardware Description

W i r e d C o m m u n i c a t i o ns

N e v e r

s t o p

t h i n k i n g .

FALC

PEF 2256 H/E

Table of Contents

Page

Preface

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

1.1

1.2

2.1

2.2

2.3

2.4

2.4.1

3.1

3.2

3.3

3.3.1

3.3.1.1

3.3.1.2

3.3.1.3

3.3.2

3.3.3

3.4

3.4.1

3.4.2

4.1

4.1.1

4.1.2

4.1.3

4.1.4

4.1.5

4.1.6

4.1.7

4.1.8

4.1.9

4.1.10

4.1.11

4.1.12

4.1.13

4.1.14

4.1.15

Introduction

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

External Signals

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Pin Diagram P-MQFP-80-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Pin Diagram P-LBGA-81-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Pin Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Input/Output Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Functional Description E1/T1/J1

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Functional Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Functional Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Mixed Byte/Word Access to the FIFOs . . . . . . . . . . . . . . . . . . . . . . .

FIFO Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Interrupt Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Boundary Scan Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Master Clocking Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Power Supply . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Power Supply Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Power Supply De-Coupling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Functional Description E1

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Receive Path in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Receive Line Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Receive Short and Long-Haul Interface . . . . . . . . . . . . . . . . . . . . . . . . .

Receive Equalization Network (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Receive Line Attenuation Indication (E1) . . . . . . . . . . . . . . . . . . . . . . . .

Receive Clock and Data Recovery (E1) . . . . . . . . . . . . . . . . . . . . . . . .

Receive Line Coding (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Receive Line Termination (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Receive Line Monitoring Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Loss-of-Signal Detection (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Receive Jitter Attenuator (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Jitter Tolerance (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Output Jitter (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Framer/Synchronizer (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Receive Elastic Buffer (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Receive Signaling Controller (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

User’s Manual

Hardware Description

DS1.1, 2003-10-23

FALC

PEF 2256 H/E

Table of Contents

Page

4.1.15.1

HDLC or LAPD Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

4.1.15.2

Support of Signaling System #7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

4.1.15.3

Sa-Bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

4.1.15.4

Channel Associated Signaling CAS (E1, serial mode) . . . . . . . . . . . 80

4.1.15.5

Channel Associated Signaling CAS (E1, µP access mode) . . . . . . . 81

4.2

Framer Operating Modes (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

4.2.1

General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

4.2.2

Doubleframe Format (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

4.2.2.1

Transmit Transparent Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

4.2.2.2

Synchronization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

4.2.2.3

A-Bit Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

4.2.2.4

Sa-Bit Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

4.2.3

CRC-Multiframe (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

4.2.3.1

Synchronization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

4.2.3.2

Automatic Force Resynchronization (E1) . . . . . . . . . . . . . . . . . . . . . 88

4.2.3.3

Floating Multiframe Alignment Window (E1) . . . . . . . . . . . . . . . . . . . 88

4.2.3.4

CRC4 Performance Monitoring (E1) . . . . . . . . . . . . . . . . . . . . . . . . . 88

4.2.3.5

Modified CRC4 Multiframe Alignment Algorithm (E1) . . . . . . . . . . . . 88

4.2.3.6

A-Bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

4.2.3.7

Sa-Bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

4.2.3.8

E-Bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

4.3

Additional Receive Framer Functions (E1) . . . . . . . . . . . . . . . . . . . . . . . . 93

4.3.1

Error Performance Monitoring and Alarm Handling . . . . . . . . . . . . . . . . 93

4.3.2

Auto Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

4.3.2.1

Automatic Remote Alarm Access . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

4.3.2.2

Automatic E-bit Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

4.3.2.3

Automatic AIS to System Interface . . . . . . . . . . . . . . . . . . . . . . . . . . 94

4.3.2.4

Automatic Clock Source Switching . . . . . . . . . . . . . . . . . . . . . . . . . . 95

4.3.2.5

Automatic Freeze Signaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

4.3.3

Error Counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

4.3.4

Errored Second . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

4.3.5

One-Second Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

4.3.6

In-Band Loop Generation and Detection . . . . . . . . . . . . . . . . . . . . . . . . 96

4.3.7

Time Slot 0 Transparent Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

4.4

Transmit Path in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

4.4.1

Transmitter (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

4.4.2

Transmit Line Interface (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

4.4.3

Transmit Jitter Attenuator (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

4.4.4

Transmit Elastic Buffer (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

4.4.5

Programmable Pulse Shaper (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

4.4.6

Transmit Line Monitor (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

4.4.7

Transmit Signaling Controller (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

User’s Manual

Hardware Description

DS1.1, 2003-10-23

FALC

PEF 2256 H/E

Table of Contents

4.4.7.1

4.4.7.2

4.4.7.3

4.4.7.4

4.4.7.5

4.5

4.5.1

4.5.1.1

4.5.2

4.5.2.1

4.5.3

4.6

4.6.1

4.6.2

4.6.3

4.6.4

4.6.5

4.6.6

4.6.7

Page

102

103

104

105

108

109

112

114

116

117

118

119

120

121

122

123

124

125

126

128

129

132

133

138

139

141

142

HDLC or LAPD access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Support of Signaling System #7 . . . . . . . . . . . . . . . . . . . . . . . . . . .

Sa-Bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Channel Associated Signaling CAS (E1, serial mode) . . . . . . . . . .

Channel Associated Signaling CAS (E1, µP access mode) . . . . . .

System Interface in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Receive System Interface (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Receive Offset Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Transmit System Interface (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Transmit Offset Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Time Slot Assigner (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Test Functions (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Pseudo-Random Binary Sequence Generation and Monitor . . . . . . . .

Remote Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Payload Loop-Back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Local Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Single Channel Loop-Back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Alarm Simulation (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Single Bit Defect Insertion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Functional Description T1/J1

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1

Receive Path in T1/J1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1.1

Receive Line Interface (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1.2

Receive Short and Long-Haul Interface (T1/J1) . . . . . . . . . . . . . . . . .

5.1.3

Receive Equalization Network (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . .

5.1.4

Receive Line Attenuation Indication (T1/J1) . . . . . . . . . . . . . . . . . . . .

5.1.5

Receive Clock and Data Recovery (T1/J1) . . . . . . . . . . . . . . . . . . . . .

5.1.6

Receive Line Coding (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1.7

Receive Line Termination (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1.8

Receive Line Monitoring Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1.9

Loss-of-Signal Detection (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1.10

Receive Jitter Attenuator (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1.11

Jitter Tolerance (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1.12

Output Jitter (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1.13

Framer/Synchronizer (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1.14

Receive Elastic Buffer (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1.15

Receive Signaling Controller (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1.15.1

HDLC or LAPD Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1.15.2

Support of Signaling System #7 . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.1.15.3

CAS Bit-Robbing (T1/J1, serial mode) . . . . . . . . . . . . . . . . . . . . . . .

5.1.15.4

CAS Bit-Robbing (T1/J1, µP access mode) . . . . . . . . . . . . . . . . . . .

5.1.15.5

Bit Oriented Messages in ESF-DL Channel (T1/J1) . . . . . . . . . . . .

5.1.15.6

4 kbit/s Data Link Access in F72 Format (T1/J1) . . . . . . . . . . . . . . .

User’s Manual

Hardware Description

DS1.1, 2003-10-23

PEF2256H Related Products

	PEF2256H	PEF2256	PEF2256E
Description	E1/T1/J1 Framer and Line Interface Component for Long- and Short-Haul Applications	E1/T1/J1 Framer and Line Interface Component for Long- and Short-Haul Applications	E1/T1/J1 Framer and Line Interface Component for Long- and Short-Haul Applications

Recommended Resources

Photoelectric sensor circuit diagram

Lightweight Geiger counter circuit diagram

Current expansion circuit with external transistor and external NPN switch circuit diagram

FM limiting mid amplifier

Two types of single tone multiharmonic generating circuits

Lossless LED driver circuit powered by 24v power supply

Shortcut: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

Popular Components