8通道LNA/VGA/AAF/
ADC与交叉点开关
AD9273
产品特性
8通道LNA、VGA、AAF和ADC
½噪声前½放大器(LNA)
折合到输入端的噪声电压
= 1.26 nV/√Hz(增益 = 21.3 dB，
5 MHz，典型值)
SPI可编程增益 = 15.6 dB/17.9 dB/21.3 dB
单端输入；V
IN
最大值
= 733 mV p-p/ 550 mV p-p/367 mV p-p
双模有源输入阻抗匹配
带½(BW)：>100
MHz
满量程(FS)输出=
4.4 V p-p差分电压
可变增益放大器(VGA)
衰减器范围
= −42 dB至0 dB
SPI可编程PGA增益 = 21 dB/24 dB/27 dB/30 dB
线性dB增益控制
抗混叠滤波器(AAF)
可编程二阶½通滤波器(LPF)：8
MHz至18 MHz
可编程高通滤波器(HPF)
模数½换器(ADC)
10 MSPS至50 MSPS时为12½
SNR = 70 dB
SFDR = 75 dB
串行LVDS(ANSI-644，IEEE
1596.3缩小范围链路)
数据时钟输出和帧时钟输出
包括一个8
× 8差分交叉点开关，以支持连续波(CW)多普勒模式
½功耗，在12½/40
MSPS (TGC)时，每通道功耗为109 mW
连续波多普勒模式下，每通道功耗为70
mW
灵活的省电模式
过½½恢复时间：<10
ns
可从½功耗待机模式快速恢复：<2
s
100引脚TQFP和144引脚BGA封装
AVDD1
AVDD2
功½框图
DRVDD
PDWN
STBY
LOSW-A
LO-A
LI-A
LG-A
LOSW-B
LO-B
LI-B
LG-B
LOSW-C
LO-C
LI-C
LG-C
LOSW-D
LO-D
LI-D
LG-D
LOSW-E
LO-E
LI-E
LG-E
LOSW-F
LO-F
LI-F
LG-F
LOSW-G
LO-G
LI-G
LG-G
LOSW-H
LO-H
LI-H
LG-H
AD9273
LNA
VGA
AAF
12-BIT
ADC
SERIAL
LVDS
DOUTA+
DOUTA–
LNA
VGA
AAF
12-BIT
ADC
SERIAL
LVDS
DOUTB+
DOUTB–
LNA
VGA
AAF
12-BIT
ADC
SERIAL
LVDS
DOUTC+
DOUTC–
LNA
VGA
AAF
12-BIT
ADC
SERIAL
LVDS
DOUTD+
DOUTD–
LNA
VGA
AAF
12-BIT
ADC
SERIAL
LVDS
DOUTE+
DOUTE–
LNA
VGA
AAF
12-BIT
ADC
SERIAL
LVDS
DOUTF+
DOUTF–
LNA
VGA
AAF
12-BIT
ADC
SERIAL
LVDS
DOUTG+
DOUTG–
LNA
VGA
AAF
12-BIT
ADC
SERIAL
PORT
INTERFACE
SERIAL
LVDS
DATA
RATE
MULTIPLIER
DOUTH+
DOUTH–
FCO+
FCO–
DCO+
DCO–
REFERENCE
SWITCH
ARRAY
GAIN+
GAIN–
CSB
SCLK
VREF
SDIO
CWD[7:0]+
AND
CWD[7:0]–
RBIAS
CLK+
CLK–
应用
医疗成像/超声
½½雷达
图1.
概述
AD9273针对½成本、½功耗、小尺寸及易于½用的应用而
设计。它集成了带有可变增益放大器(VGA)的八通道½噪
声放大器(LNA)、抗混叠滤波器(AAF)和12½、10
MSPS至
50 MSPS模数½换器(ADC)。
每个通道均具有42
dB的可变增益范围、完全差分信号路径、
有源输入前½放大器终端、最大52
dB的增益以及½换速率
高达50
MSPS的ADC。通道专门针对动态范围与½功耗而优
化，适合要求小封装尺寸的应用。
Rev. B
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Speci cations subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
LNA具有单端½差分增益，可以通过SPI进行选择。增
益为21.3
dB时，LNA折合到输入端的噪声电压典型值为
1.26 nV/√Hz；在典型增益下，整个通道折合到输入端的噪
声为1.42
nV/√Hz。假设噪声带½为15 MHz且LNA增益为
21.3 dB，则输入信噪比(SNR)约为91 dB。在连续波多普勒模
式下，LNA输出驱动一个跨导放大器，该放大器通过一个
8 × 8差分交叉点开关进行切换。该开关可通过SPI进行设½。
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
Fax: 781.461.3113
©2009 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可½存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任½词语的准确性，请参考ADI提供
的最新英文版数据手册。
07030-001
AD9273
目½
产品特性
............................................................................................1
应用.....................................................................................................1
概述.....................................................................................................1
功½框图
............................................................................................1
修订历史
............................................................................................2
产品特色
............................................................................................3
技术规格
............................................................................................4
交流规格.......................................................................................4
数字规格.......................................................................................8
开关规格.......................................................................................9
ADC时序图 .....................................................................................10
绝对最大额定值.............................................................................11
热阻
.............................................................................................11
ESD警告......................................................................................11
引脚配½和功½描述
....................................................................12
典型性½参数
.................................................................................15
等效电路
..........................................................................................19
工½原理
..........................................................................................21
超声
.............................................................................................21
通道概述.....................................................................................22
输入过驱.....................................................................................25
CW多普勒操½ .........................................................................25
TGC操½.....................................................................................27
ADC .............................................................................................31
时钟输入考虑
............................................................................31
串行端口接口(SPI)
........................................................................38
硬件接口.....................................................................................38
存储器映射......................................................................................40
读取存储器映射表
...................................................................40
保留½½.....................................................................................40
默认值
.........................................................................................40
逻辑电平.....................................................................................40
外½尺寸
..........................................................................................44
订购指南.....................................................................................45
修订历史
2009年7月—修订版A至修订版B
增加BGA封装
............................................................................
通篇
更改特性和概述部分
......................................................................1
更改“产品特色”部分.......................................................................3
更改表1中的全通道(TGC)特性参数
...........................................4
更改表1中的增益控制接口参数和CW多普勒模式参数
........6
更改唤醒时间(待机)、GAIN+
= 0.8 V参数 ...............................9
更改图2和图3
.................................................................................10
更改表4
............................................................................................11
增加图5；重新排序
......................................................................12
更改表6
............................................................................................13
更改图34和图35
.............................................................................20
更改“超声”部分..............................................................................21
更改“½噪声放大器(LNA)”部分
................................................22
更改“有源阻抗匹配”部分和图40
...............................................23
更改“LNA噪声”部分
.....................................................................24
更改“输入过½½保护”部分和图44
...............................................25
更改图48
..........................................................................................28
更改图49和图50
.............................................................................29
更改“时钟输入考虑”部分和图56至图59
..................................31
更改“数字输出和时序”部分........................................................33
更改“CSB引脚”部分
......................................................................36
更改“读取存储器映射表”部分
...................................................40
更新“外½尺寸”..............................................................................44
更改“订购指南”..............................................................................45
2009年4月—版本A:初始版
Rev. B | Page 2 of 48
AD9273
AD9273要求采用LVPECL/CMOS/LVDS兼容型采样速率时
钟信号，以便充分发挥其工½性½。无需外部基准电压源
或驱动器件即可满足许多应用需求。
该ADC会自动倍乘采样速率时钟，以便产生合适的LVDS
串行数据速率。它提供一个数据时钟(DCO±)用于在输出
端捕获数据，以及一个帧时钟(FCO±)触发器用于发送新输
出字节信号。
各通道可单独进入掉电模式，从而延长便携式应用的电池
½用时间。利用待机模式选项可以快速上电，以便开机重
启。以CW多普勒模式工½时，VGA、AAF和ADC均进入
省电模式。时间增益控制(TGC)路径的功耗与可选速度级
成正比。
ADC内½多种功½特性，例如可编程时钟、数据对准、生
成可编程数字测试码等，可½器件的灵活性达到最½、系
统成本降至最½。数字测试码包括内½的固定码和伪随机
码，以及通过串行端口接口输入的用户自定义测试码。
AD9273采用先进的CMOS工艺制造，提供16 mm × 16 mm、
符合RoHS标准的100引脚TQFP封装或144引脚BGA封装。
额定温度范围为−40°C至+85°C工业温度范围。
产品特色
1.
小尺寸。一个小型封装中集成8个通道，节省空间。完
整的TGC路径、ADC和交叉点开关集成在100引脚、
16 mm × 16 mm TQFP封装或144引脚BGA封装内。
2.
½功耗：每通道109
mW (40 MSPS)。
3.
集成式交叉点开关。此开关允许多个多通道配½选项½
½CW多普勒模式。
4.
易 于 ½ 用 。 数 据 时 钟 输 出
(DCO±)的
工 ½ 频 率 高 达
300 MHz，支持双倍数据速率(DDR)操½。
5.
½用灵活。串行端口接口(SPI)控制提供丰富灵活的特
性，可满足各种特定系统的需求。
6.
集成二阶抗混叠滤波器。该滤波器½于VGA和ADC之
间，可编程范围为8
MHz至18 MHz。
Rev. B | Page 3 of 48
FPGA/CPLD
京公网安备 11010802033920号
EEWORLD
