MC74HC132A
Quad 2-Input NAND Gate
with Schmitt-Trigger Inputs
High−Performance Silicon−Gate CMOS
The MC74HC132A is identical in pinout to the LS132. The device
inputs are compatible with standard CMOS outputs; with pull−up
resistors, they are compatible with LSTTL outputs.
The HC132A can be used to enhance noise immunity or to square up
slowly changing waveforms.
Features
http://onsemi.com
MARKING
DIAGRAMS
14
14
1
PDIP−14
N SUFFIX
CASE 646
1
14
14
1
SOIC−14
D SUFFIX
CASE 751A
1
14
14
1
TSSOP−14
DT SUFFIX
CASE 948G
1
A
L, WL
Y, YY
W, WW
G or
G
= Assembly Location
= Wafer Lot
= Year
= Work Week
= Pb−Free Package
HC
132A
ALYWG
G
HC132AG
AWLYWW
MC74HC132AN
AWLYYWWG
•
•
•
•
•
•
Output Drive Capability: 10 LSTTL Loads
Outputs Directly Interface to CMOS, NMOS, and TTL
Operating Voltage Range: 2.0 to 6.0 V
Low Input Current: 1.0
mA
High Noise Immunity Characteristic of CMOS Devices
In Compliance with the Requirements as Defined by JEDEC
Standard No. 7A
•
Chip Complexity: 72 FETs or 18 Equivalent Gates
•
NLV Prefix for Automotive and Other Applications Requiring
Unique Site and Control Change Requirements; AEC−Q100
Qualified and PPAP Capable
•
These Devices are Pb−Free, Halogen Free/BFR Free and are RoHS
Compliant
A1
B1
Y1
A2
B2
Y2
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
V
CC
B4
A4
Y4
B3
A3
Y3
(Note: Microdot may be in either location)
FUNCTION TABLE
Inputs
A
B
L
H
L
H
L
L
H
H
Output
Y
H
H
H
L
Figure 1. Pin Assignment
ORDERING INFORMATION
See detailed ordering and shipping information in the package
dimensions section on page 2 of this data sheet.
©
Semiconductor Components Industries, LLC, 2013
May, 2013
−
Rev. 15
1
Publication Order Number:
MC74HC132A/D
MC74HC132A
A1
1
3
B1
A2
2
4
6
B2
A3
5
9
8
B3
10
Y = AB
Y2
Y1
Y3
A4 12
11
B4
13
PIN 14 = V
CC
PIN 7 = GND
Y4
Figure 2. Logic Diagram
ORDERING INFORMATION
Device
MC74HC132ANG
MC74HC132ADG
MC74HC132ADR2G
MC74HC132ADTG
MC74HC132ADTR2G
NLV74HC132ADG*
NLV74HC132ADR2G*
NLV74HC132ADTG*
NLV74HC132ADTR2G*
Package
PDIP−14
(Pb−Free)
SOIC−14
(Pb−Free)
SOIC−14
(Pb−Free)
TSSOP−14
(Pb−Free)
TSSOP−14
(Pb−Free)
SOIC−14
(Pb−Free)
SOIC−14
(Pb−Free)
TSSOP−14
(Pb−Free)
TSSOP−14
(Pb−Free)
Shipping
†
25 / Tape & Ammo Box
55 Units / Rail
2500 / Tape & Reel
96 Units / Rail
2500 / Tape & Reel
55 Units / Rail
2500 / Tape & Reel
96 Units / Rail
2500 / Tape & Reel
†For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging
Specifications Brochure, BRD8011/D.
*NLV Prefix for Automotive and Other Applications Requiring Unique Site and Control Change Requirements; AEC−Q100 Qualified and PPAP
Capable
http://onsemi.com
2
MC74HC132A
MAXIMUM RATINGS
Symbol
V
CC
V
IN
V
OUT
I
IK
I
OK
I
OUT
I
CC
I
GND
T
STG
T
L
T
J
q
JA
Positive DC Supply Voltage
Digital Input Voltage
DC Output Voltage
Input Diode Current
Output Diode Current
DC Output Current, per Pin
DC Supply Current, V
CC
and GND Pins
DC Ground Current per Ground Pin
Storage Temperature Range
Lead Temperature, 1 mm from Case for 10 Seconds
Junction Temperature Under Bias
Thermal Resistance
14−PDIP
14−SOIC
14−TSSOP
PDIP
SOIC
TSSOP
Output in 3−State
High or Low State
Parameter
Value
*0.5
to
)7.0
*0.5
to
)7.0
*0.5
to
)7.0
*0.5
to V
CC
)0.5
*20
$20
$25
$75
$75
*65
to
)150
260
)150
78
125
170
750
500
450
Level 1
Oxygen Index: 30%
−
35%
Human Body Model (Note 1)
Machine Model (Note 2)
Charged Device Model (Note 3)
Above V
CC
and Below GND at 85_C (Note 4)
UL 94 V0 @ 0.125 in
u2000
u100
u500
$300
V
Unit
V
V
V
mA
mA
mA
mA
mA
_C
_C
_C
_C/W
P
D
Power Dissipation in Still Air at 85_C
mW
MSL
F
R
V
ESD
Moisture Sensitivity
Flammability Rating
ESD Withstand Voltage
I
Latch−Up
Latch−Up Performance
mA
Stresses exceeding Maximum Ratings may damage the device. Maximum Ratings are stress ratings only. Functional operation above the
Recommended Operating Conditions is not implied. Extended exposure to stresses above the Recommended Operating Conditions may affect
device reliability.
1. Tested to EIA/JESD22−A114−A.
2. Tested to EIA/JESD22−A115−A.
3. Tested to JESD22−C101−A.
4. Tested to EIA/JESD78.
RECOMMENDED OPERATING CONDITIONS
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎ Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
Î
V
CC
T
A
DC Supply Voltage (Referenced to GND)
2.0
0
6.0
V
V
V
IN
, V
OUT
t
r
, t
f
DC Input Voltage, Output Voltage (Referenced to GND)
Operating Temperature, All Package Types
Input Rise and Fall Time (Figure 3)
V
CC
*55
−
)125
_C
ns
No Limit
(Note 5)
5. When V
IN
X
0.5 V
CC
, I
CC
>> quiescent current.
6. Unused inputs may not be left open. All inputs must be tied to a high−logic voltage level or a low−logic input voltage level.
Symbol
Parameter
Min
Max
Unit
http://onsemi.com
3
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
Î
Î Î
Î
Î
ÎÎ Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎ Î Î
Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎ Î Î
Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎ Î Î
Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
Î
7. V
H
min
u
(V
T+
min)
*
(V
T−
max); V
H
max = (V
T+
max)
)
(V
T−
min).
DC ELECTRICAL CHARACTERISTICS
(Voltages Referenced to GND)
Symbol
V
T+
max
V
T–
max
V
H
max
(Note 7)
V
H
min
(Note 7)
V
T+
min
V
T–
min
V
OH
V
OL
I
CC
I
IN
Maximum Negative−Going
Input Threshold Voltage
(Figure 5)
Minimum Negative−Going
Input Threshold Voltage
(Figure 5)
Maximum Quiescent
Supply Current
(per Package)
Maximum Input Leakage
Current
Maximum Low−Level
Output Voltage
Minimum High−Level
Output Voltage
Minimum Hysteresis
Voltage
(Figure 5)
Maximum Hysteresis
Voltage
(Figure 5)
Minimum Positive−Going
Input Threshold Voltage
(Figure 5)
Maximum Positive−Going
Input Threshold Voltage
(Figure 5)
Parameter
V
IN
= V
CC
or GND
I
OUT
= 0
mA
V
OUT
= V
CC
– 0.1 V
|I
OUT
|
v
20
mA
V
OUT
= V
CC
– 0.1 V
|I
OUT
|
v
20
mA
V
IN
≥
V
T+
max
|I
OUT
|
v
20
mA
V
IN
= V
CC
or GND
V
IN
≥
V
T+
max
V
IN
v
−V
T−
min or V
T+
max
|I
OUT
|
v
4.0 mA
|I
OUT
|
v
5.2 mA
V
IN
v
V
T−
min or V
T+
max
|I
OUT
|
v
20
mA
V
OUT
= 0.1 V or V
CC
– 0.1 V
|I
OUT
|
v
20
mA
V
OUT
= 0.1 V or V
CC
– 0.1 V
|I
OUT
|
v
20
mA
V
OUT
= 0.1 V
|I
OUT
|
v
20
mA
V
OUT
= 0.1 V
|I
OUT
|
v
20
mA
Test Conditions
http://onsemi.com
MC74HC132A
|I
OUT
|
v
4.0 mA
|I
OUT
|
v
5.2 mA
4
V
CC
6.0
6.0
4.5
6.0
2.0
4.5
6.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
2.0
4.5
6.0
V
*55_C
to 25_C
$0.1
1.2
2.25
3.0
1.5
3.15
4.2
0.26
0.26
3.98
5.48
0.1
0.1
0.1
1.9
4.4
5.9
0.2
0.4
0.5
0.3
0.9
1.2
0.9
2.0
2.6
1.0
2.3
3.0
1.0
Guaranteed Limit
v85_C
$1.0
1.2
2.25
3.0
1.5
3.15
4.2
0.33
0.33
3.84
5.34
0.95
2.05
2.65
0.95
2.25
2.95
0.1
0.1
0.1
1.9
4.4
5.9
0.2
0.4
0.5
0.3
0.9
1.2
10
v125_C
$1.0
1.2
2.25
3.0
1.5
3.15
4.2
0.95
2.05
2.65
0.95
2.25
2.95
0.4
0.4
0.1
0.1
0.1
3.7
5.2
1.9
4.4
5.9
0.2
0.4
0.5
0.3
0.9
1.2
40
Unit
mA
mA
V
V
V
V
V
V
V
V
MC74HC132A
AC ELECTRICAL CHARACTERISTICS
(C
L
= 50 pF, Input t
r
= t
f
= 6.0 ns)
V
CC
Symbol
t
PLH
,
t
PHL
t
TLH
,
t
THL
C
in
Parameter
Maximum Propagation Delay, Input A or B to Output Y
(Figures 3 and 4)
Maximum Output Transition Time, Any Output
(Figures 3 and 4)
Maximum Input Capacitance
V
2.0
4.5
6.0
2.0
4.5
6.0
—
125
25
21
75
15
13
10
Guaranteed Limit
*55_C
to 25_C
v85_C
155
31
26
95
19
16
10
v125_C
190
38
32
110
22
19
10
Unit
ns
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
ÎÎ Î Î
Î
Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
Î
ns
pF
Typical @ 25°C, V
CC
= 5.0 V
24
C
PD
Power Dissipation Capacitance (per Gate) (Note 8)
pF
8. Used to determine the no−load dynamic power consumption: P
D
= C
PD
V
CC 2
f + I
CC
V
CC
.
t
r
INPUT
A OR B
Y
t
THL
90%
50%
10%
t
PHL
90%
50%
10%
t
TLH
t
PLH
t
f
TEST POINT
V
CC
GND
DEVICE
UNDER
TEST
OUTPUT
C
L
*
*Includes all probe and jig capacitance
Figure 3. Switching Waveforms
Figure 4. Test Circuit
http://onsemi.com
5
Linux and Android
京公网安备 11010802033920号
EEWORLD
