Black n
嵌入式处理器
ADSP-BF592
产品特性
高达400
MHz的高性½Black n处理器
2个16½MAC、2个40½ALU、4个8½视频ALU、40½移½器
RISC式寄存器和指令模型，简化编程并提供编译器相关支持
高级调试、½踪和性½监控功½
内部和I/O操½支持½范围的电源电压，参见第16页的工½条件
片外电压调节器接口
64引脚(9 mm x 9 mm) LFCSP封装
外设
4个32½定时器/计数器，三个支持PWM
2个双通道、全双工同步串行端口(SPORT)，支持8个立½声I
2
S
通道
2个串行外设接口(SPI)兼容端口
1个支持IrDA的UART
并行外设接口(PPI)，支持ITU-R
656视频数据格式
2线接口(TWI)控制器
9个外设DMA
2个存储器间DMA通道
具有28个中断输入的事件处理器
32个通用I/O (GPIO)，带可编程磁滞
调试/JTAG接口
片内PLL支持频率调制
存储器
68KB内核可访问存储器
(L1和L3存储器大小详见第3页的表1)
64KB L1指令ROM
灵活的引导选项：内部L1
ROM、SPI存储器或主机(包括SPI、
PPI和UART)
存储器管理单元提供存储器保护
图1. 处理器功½框图
Black n和Black n标志均为ADI公司的注册商标。
Rev. B
Document Feedback
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106 U.S.A.
©2013 Analog Devices, Inc. All rights reserved.
Tel: 781.329.4700
Technical Support
www.analog.com
Information furnished by Analog Devices is believed to be accurate and reliable.
However, no responsibility is assumed by Analog Devices for its use, nor for any
infringements of patents or other rights of third parties that may result from its use.
Speci cations subject to change without notice. No license is granted by implication
or otherwise under any patent or patent rights of Analog Devices. Trademarks and
registered trademarks are the property of their respective companies.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可½存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任½词语的准确性，请参考ADI提供
的最新英文版数据手册。
ADSP-BF592
目½
产品特性
......................................................................................... 1
存储器
............................................................................................. 1
外设..................................................................................................
1
概述..................................................................................................
3
便携式½功耗架构
.................................................................. 3
系统集成....................................................................................
3
Black n处理器内核 ................................................................. 3
存储器架构
............................................................................... 5
事件处理....................................................................................
5
DMA控制器 ............................................................................. 6
处理器外设
............................................................................... 6
动态电源管理
........................................................................... 8
电压调节....................................................................................
9
时钟信号....................................................................................
9
引导模式..................................................................................
11
指令集描述
............................................................................. 12
开发工具..................................................................................
12
其它信息..................................................................................
13
相关信号链
............................................................................. 13
信号描述
....................................................................................... 14
技术规格
....................................................................................... 16
工½条件..................................................................................
16
电气特性..................................................................................
18
绝对最大额定值.....................................................................
20
ESD灵敏度 .............................................................................. 20
封装信息..................................................................................
21
时序规格..................................................................................
22
输出驱动电流
......................................................................... 36
测试条件..................................................................................
37
环境条件..................................................................................
40
64引脚LFCSP封装引脚分配 ..................................................... 41
外½尺寸
....................................................................................... 43
½½应用产品
.............................................................................. 44
订购指南
....................................................................................... 44
修订历史
2013年7月—修订版A至修订版B
更正处理器功½框图
................................................................... 1
更新开发工具
.............................................................................. 12
更新信号描述中的文字.............................................................
14
更正表14(绝对最大额定值)中的V
DDINT
额定值
.................... 20
Rev. B
| Page 2 of 44 | July 2013
ADSP-BF592
概述
ADSP-BF592处理器属于Black n®系列产品，采用ADI公司/
Intel微信号架构(MSA)。Black n处理器将先进的双MAC信
号处理引擎、干净且正交的RISC式微处理器指令集的优势
和单指令、多数据流(SIMD)多媒½½力结合为一个指令集
架构。
ADSP-BF592处理器与其它Black n处理器完全代码兼容。
ADSP-BF592处理器提供最高400 MHz的性½，静态功耗更½。
处理器特性如表1所示。
表1. 处理器特性
特性
带PWM的定时器/计数器
SPORTs
S PI s
UART
并行外设接口
T WI
G PI O s
L1指令SRAM
L1指令ROM
L1数据SRAM
L1暂存SRAM
L3引导ROM
最大指令速率
1
最大系统时钟速度
封装选项
存储器(字节)
1
系统集成
ADSP-BF592处理器是高集成度片上系统解决方案，适用于
新一代数字通信和消费多媒½应用。利用业界标准接口与
高性½信号处理内核的完美结合，高性价比应用½够快速
完成开发，而无需昂贵的外部器件。系统外设包括：1个
看门狗定时器；3个支持PWM的32½定时器/计数器；2个
双通道、全双工同步串行端口(SPORT)；2个串行外设接口
(SPI)兼容端口；1个支持IrDA的UART®；1个并行外设接口
(PPI)；以及1个双线接口(TWI)控制器。
ADSP-BF592
3
2
2
1
1
1
32
32K
64K
32K
4K
4K
400 MHz
100 MHz
64引脚 LFCSP
Black n处理器内核
如图2所示，Black
n处理器内核包含2个16½乘法器、2个
40½累加器、2个40½ALU、4个视频ALU和1个40½移½器。
计算单元处理来自寄存器文件的8½、16½或32½数据。
计算寄存器文件包含8个32½寄存器。对16½操½数数据
执行运算时，寄存器文件½为16个独立的16½寄存器工
½。用于运算的所有操½数½来自多端口寄存器文件和指
令常数字段。
每个MAC在每个周期可以执行一个16½乘16½乘法，结果
累加到40½累加器中。支持带符号和无符号格式、舍入以
及饱和。
ALU用于对16½或32½数据执行传统的算术和逻辑运算。
此外，它还包括许多特殊指令，以便加速多种信号处理任
务的执行。特殊指令包括字段提取和二进制½个数统计等
½操½、模232乘法、除法原语、饱和和舍入、符号/指数
检测。视频指令集包括字节对½和打包操½、16½和8½
截除加法、8½平均操½、8½减法/绝对值/累加(SAA)操
½。此外还提供比较/选择和矢量搜索指令。
对于某些指令，两个16½ALU操½可以在寄存器对(一个计
算寄存器的16½高半部分和16½½半部分)上同时执行。如
果½用第二个ALU，则可以同时执行4个16½操½。
40½移½器可以执行移½和旋½，用于支持½一化、字段
提取和字段存放指令。
程序序列器控制指令执行流程，包括指令对½和解码。对
于程序流程控制，该序列器支持PC相对和间接条件跳½
(带静态分支预测)以及子例程调用。硬件支持零开销循
环。该架构完全联锁，意味着在执行具有数据相关性的指
令时，编程人员无需管理流水线。
不是所有SCLK选择½可以½用最大指令速率。
Black n处理器集成了许多业界领先的系统外设和丰富的存
储器，在一个集成封装中提供RISC式编程½力、多媒½支
持和先进的信号处理，堪称新一代应用的首选平台。
便携式½功耗架构
Black n处理器提供世界一流的电源管理和性½。它们采用
½功耗和½电压设计，片内集成动态电源管理，½够改变
工½电压和频率，从而显著降½整½功耗。与仅½改变工
½频率的方法相比，这种方法½够大幅降½功耗，延长便
携式设备的电池续航时间。
Rev. B
|
Page 3 of 44 | July 2013
ADSP-BF592
地址算法单元提供两个地址，用于实现同时双取存储器操
½。它包含一个多端口寄存器文件，该寄存器文件由4组
32½索引、更改、长度、基础寄存器(用于循环缓冲)和8个
附加32½指针寄存器(用于C式索引堆栈操½)组成。
Black n处理器支持一种改进型Harvard架构和分层存储器
结构。第一级(L1)存储器通常以处理器最高速度工½，延
迟非常短或无延迟。在L1层，指令存储器仅保存指令。数
据存储器保存数据，一个专用暂存数据存储器存储堆栈和
本地变量信息。
提供了多个L1存储器模块。存储器管理单元(MMU)为可½
在内核上工½的各个任务提供存储器保护，并且½够防止
对系统寄存器进行非预期的访问。
该架构提供三种工½模式：用户模式、管理员模式和仿真
模式。用户模式对某些系统资源的访问权限是有限制的，
从而提供一种受保护的½件环境，而管理员模式则½无限
制地访问系统和内核资源。
Black n处理器的指令集经过优化，16½操½码代表最常用
的指令，因而可获得出色的编译代码密度。复杂的DSP指
令 则 编 码 为
32½
操 ½ 码 ， 以 实 现 完 备 的 多 功 ½ 指 令 。
Black n处理器支持有限的指令级并行功½，一个32½指令
可以与两个16½指令并行发出，½得编程人员½在一个指
令周期中½用许多内核资源。
Black n处理器的汇编语言½用代数语法，易于编码和阅
读。该架构经过优化，½够与C/C++编译器一起½用，½
件实现快速、高效。
ADDRESS ARITHMETIC UNIT
I3
I2
I1
I0
DA1
DA0
TO MEMORY
32
32
L3
L2
L1
L0
B3
B2
B1
B0
M3
M2
M1
M0
DAG1
DAG0
SP
FP
P5
P4
P3
P2
P1
P0
32
RAB
32
PREG
SD
LD1
LD0
32
32
32
R7.H
R6.H
R5.H
R4.H
R3.H
R2.H
R1.H
R0.H
32
32
R7.L
R6.L
R5.L
R4.L
R3.L
R2.L
R1.L
R0.L
BARREL
SHIFTER
40
A0
32
40
40
40
A1
8
16
16
ASTAT
SEQUENCER
ALIGN
8
DECODE
LOOP BUFFER
8
8
CONTROL
UNIT
32
DATA ARITHMETIC UNIT
图2.
Black n处理器内核
Rev. B
| Page 4 of 44 | July 2013
ADSP-BF592
存储器架构
Black n处理器将存储器视为一个统一的4GB地址空间，½
用32½地址。所有资源，包括内部存储器和I/O控制寄存
器，½占据这一公共地址空间中的不同部分。参见图3。
内核可访问L1存储器系统是一个内核时钟频率工½的高性
½内部存储器。外部总线接口单元(EBIU)用于访问引导
ROM。
存储器DMA控制器提供高带½数据移动½力，它½在L1指
令SRAM与L1数据SRAM存储器空间之间以块½式传输代码
或数据。
0xFFFF FFFF
0xFFE0 0000
0xFFC0 0000
0xFFB0 1000
0xFFB0 0000
0xFFA2 0000
0xFFA1 0000
0xFFA0 8000
0xFFA0 4000
0xFFA0 0000
0xFF80 8000
0xFF80 0000
0xEF00 1000
0xEF00 0000
0x0000 0000
CORE MEMORY MAPPED REGISTERS (2M BYTES)
SYSTEM MEMORY MAPPED REGISTERS (2M BYTES)
RESERVED
L1 SCRATCHPAD RAM (4K BYTES)
RESERVED
L1 INSTRUCTION ROM (64K BYTES)
RESERVED
L1 INSTRUCTION BANK B SRAM (16K BYTES)
L1 INSTRUCTION BANK A SRAM (16K BYTES)
RESERVED
DATA SRAM (32K BYTES)
RESERVED
BOOT ROM (4K BYTES)
RESERVED
定制ROM(可选)
ADSP-BF592的片内L1指令ROM可以定制以包含具有下列
功½的用户代码：
•
64KB L1指令ROM用于存储定制代码
•
½够限制访问片内ROM的所有或特定分段。
希望定制片内ROM以满足应用需求的客户，应联系ADI销
售部门以了解关于条款和条件的更多信息以及关于技术实
现的详细信息。
I/O存储器空间
处理器未定义单独的I/O空间。所有资源½通过平坦的32
½地址空间映射。片内I/O器件的控制寄存器映射到地址
靠近该4GB地址空间顶部的存储器映射寄存器(MMR)。它
分为两个较小的模块，一个包含所有核心功½的控制
MMR，另一个包含用于设½和控制内核外部的片内外设
所需的寄存器。这些MMR只½在管理员模式下进行访问，
对片内外设而言是保留空间。
从ROM引导
处理器包含一个很小的片内引导内核，用于配½适½的外
设以便启动。如果处理器配½为从引导ROM存储器空间引
导，则处理器从片内引导ROM开始执行。更多信息请参见
第11页的引导模式。
事件处理
处理器的事件控制器处理处理器的所有异步和同步事件。
处理器提供的事件处理支持嵌套和优先级设½。嵌套允许
多个事件服务例程同时有效。优先级设½可确保高优先级
事件的处理先于½优先级事件的处理。控制器支持下列五
种不同类型的事件：
•
仿真—仿真事件会½处理器进入仿真模式，从而通过
JTAG接口执行处理器的½令和控制功½。
• RESET—该事件会½处理器复½。
•
无法屏½的中断(NMI)—NMI事件可以由½件看门狗
定时器或处理器的NMI输入信号产生。NMI事件常常
用½关断指示来启动系统的有序关断。
图3. 内部/外部存储器映射
内部(内核访问)存储器
处理器具有三个内核可访问的存储器模块，用于提供高带
½的内核访问。
第一个模块为L1指令存储器，包括32KB
SRAM。该存储器
支持以处理器最高速度进行访问。
第 二 个 内 核 可 访 问 存 储 器 模 块 为
L1数
据 存 储 器 ， 包 括
32KB。该存储器模块支持以处理器最高速度进行访问。
第三个存储器模块为4KB
L1暂存SRAM，工½速度与其他L1
存储器相同。
L1实用工具ROM
L1指令ROM包含实用工具ROM代码，包括TMK(VDK内核)、
C运行时库和DSP库。详情参见VisualDSP++文档。
Rev. B
|
Page 5 of 44 | July 2013
京公网安备 11010802033920号
EEWORLD
