D ts e t
aa h e
R c e t r lc r nc
o h se Ee to is
Ma u a t r dCo o e t
n fc u e
mp n n s
R c e tr b a d d c mp n ns ae
o h se rn e
o oet r
ma ua trd u ig ete dewaes
n fcue sn i r i/ fr
h
p rh s d f m te oiia s p l r
uc a e r
o h r n l u pi s
g
e
o R c e tr waes rce td f m
r o h se
fr e rae r
o
te oiia I. Al rce t n ae
h
r nl P
g
l e rai s r
o
d n wi tea p o a o teOC
o e t h p rv l f h
h
M.
P r aetse u igoiia fcoy
at r e td sn r n la tr
s
g
ts p o rmso R c e tr e eo e
e t rga
r o h se d v lp d
ts s lt n t g aa te p o u t
e t oui s o u rne
o
rd c
me t o e c e teOC d t s e t
es r x e d h
M aa h e.
Qu l yOv riw
ai
t
e ve
• IO- 0 1
S 90
•A 92 cr ct n
S 1 0 et ai
i
o
• Qu l e Ma ua trr Ls (
ai d
n fcues it QML MI- R -
) LP F
385
53
•C a sQ Mitr
ls
lay
i
•C a sVS a eL v l
ls
p c ee
• Qu l e S p l r Ls o D sr uos( L )
ai d u pi s it f it b tr QS D
e
i
•R c e trsacic l u pir oD A a d
o h se i
r ia s p l t L n
t
e
me t aln u t a dD A sa d r s
es lid sr n L tn ad .
y
R c e tr lcrnc , L i c mmi e t
o h se Ee t is L C s o
o
tdo
t
s p ligp o u t ta s t f c so r x e t-
u pyn rd cs h t ai y u tme e p ca
s
t n fr u lya daee u loto eoiial
i s o q ai n r q a t h s r n l
o
t
g
y
s p l db id sr ma ua trr.
u pi
e yn ut
y n fcues
T eoiia ma ua trr d ts e t c o a yn ti d c me t e e t tep r r n e
h r n l n fcue’ aa h e a c mp n ig hs o u n r cs h ef ma c
g
s
o
a ds e ic t n o teR c e tr n fcue v rino ti d vc . o h se Ee t n
n p c ai s f h o h se ma ua trd eso f hs e ie R c e tr lcr -
o
o
isg aa te tep r r n eo i s mio d co p o u t t teoiia OE s e ic -
c u rne s h ef ma c ft e c n u tr rd cs o h r n l M p c a
o
s
g
t n .T pc lv le aefr eee c p r o e o l. eti mii m o ma i m rt g
i s ‘y ia’ au s r o rfrn e up s s ny C r n nmu
o
a
r xmu ai s
n
ma b b s do p o u t h rceiain d sg , i lt n o s mpetsig
y e a e n rd c c aa tr t , e in smuai , r a l e t .
z o
o
n
© 2 1 R cetr l t n s LC Al i t R sre 0 1 2 1
0 3 ohs E cr i , L . lRg s eevd 7 1 0 3
e e oc
h
T l r m r, l s v iw wrcl . m
o e n oe p ae it w . e c o
a
e
s
o ec
NLAST4051
Analog Multiplexer/
Demultiplexer
TTL Compatible, Single−Pole, 8−Position
Plus Common Off
http://onsemi.com
The NLAST4051 is an improved version of the MC14051 and
MC74HC4051 fabricated in sub−micron Silicon Gate CMOS technology
for lower R
DS(on)
resistance and improved linearity with low current.
This device may be operated either with a single supply or dual supply up
to
±3
V to pass a 6 V
PP
signal without coupling capacitors.
When operating in single supply mode, it is only necessary to tie
V
EE
, pin 7 to ground. For dual supply operation, V
EE
is tied to a
negative voltage, not to exceed maximum ratings. Translation is
provided in the device, the Address and Inhibit are standard TTL level
compatible. For CMOS compatibility see NLAS4051. Pin for pin
compatible with all industry standard versions of ‘4051.’
Features
MARKING
DIAGRAMS
16
SOIC−16
D SUFFIX
CASE 751B
1
1
NLAST4051
AWLYWW
16
TSSOP−16
DT SUFFIX
CASE 948F
1
1
AST
4051
ALYWG
G
•
Improved R
DS(on)
Specifications
•
Pin for Pin Replacement for MAX4051 and MAX4051A
•
− One Half the Resistance Operating at 5.0 V
Single or Dual Supply Operation
− Single 3.0 − 5.0 V Operation, or Dual
±3
V Operation
− With V
CC
of 3.0 to 3.3 V, Device Can Interface with 1.8 V Logic,
−
No Translators Needed
− Address and Inhibit Logic are Over−Voltage Tolerant and May Be
−
Driven Up +6 V Regardless of V
CC
Address and Inhibit Pins Standard TTL Compatible
− Greatly Improved Noise Margin Over MAX4051 and MAX4051A
− True TTL Compatibility V
IL
= 0.8 V, V
IH
= 2.0 V
Improved Linearity Over Standard HC4051 Devices
Popular SOIC, and Space Saving TSSOP, and QSOP 16 Pin
Packages
Pb−Free Packages are Available*
V
CC
16
NO
2
15
NO
4
14
NO
0
13
NO
6
ADD
C
ADD
B
ADD
A
12
11
10
9
16
QSOP−16
QS SUFFIX
CASE 492
1
1
NLAST
4051
ALYW
•
•
•
•
A
= Assembly Location
WL, L
= Wafer Lot
Y
= Year
WW, W = Work Week
G
= Pb−Free Package
(Note: Microdot may be in either location)
ORDERING INFORMATION
See detailed ordering and shipping information in the package
dimensions section on page 10 of this data sheet.
1
NO
1
2
3
4
NO
7
5
NO
5
6
7
8
GND
NO
3
COM
Inhibit V
EE
Figure 1. Pin Connection
(Top View)
*For additional information on our Pb−Free strategy and soldering details, please
download the ON Semiconductor Soldering and Mounting Techniques
Reference Manual, SOLDERRM/D.
©
Semiconductor Components Industries, LLC, 2006
1
April, 2006 − Rev. 4
Publication Order Number:
NLAST4051/D
NLAST4051
TRUTH TABLE
Inhibit
C
1
0
0
0
0
0
0
0
0
X
don’t care
0
0
0
0
1
1
1
1
Address
B
X
don’t care
0
0
1
1
0
0
1
1
A
X
don’t care
0
1
0
1
0
1
0
1
All switches open
NO
2
COM−NO
0
COM−NO
1
COM−NO
2
COM−NO
3
COM−NO
4
COM−NO
5
COM−NO
6
COM−NO
7
ADD
C
ADD
B
ADD
A
LOGIC
NO
6
NO
7
Inhibit
COM
NO
3
NO
4
NO
5
ON SWITCHES*
NO
0
NO
1
*NO and COM pins are identical and interchangeable. Either may be considered
an input or output; signals pass equally well in either direction.
Figure 2. Logic Diagram
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
Î
Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î ÎÎÎÎÎ Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î ÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
Î
Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î ÎÎÎÎÎ Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î ÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
ÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î ÎÎÎÎÎ Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î ÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
Î
Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î ÎÎÎÎÎ Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î ÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
MAXIMUM RATINGS
Symbol
V
EE
Parameter
Value
Unit
V
V
V
V
Negative DC Supply Voltage
(Referenced to GND)
−7.0 to
)0.5
−0.5 to
)7.0
−0.5 to
)7.0
V
CC
V
IS
Positive DC Supply Voltage (Note 1)
Analog Input Voltage
Digital Input Voltage
(Referenced to GND)
(Referenced to V
EE
)
V
EE
−0.5 to V
CC
)0.5
−0.5 to 7.0
$50
V
IN
I
(Referenced to GND)
DC Current, Into or Out of Any Pin
Storage Temperature Range
mA
°C
°C
°C
T
STG
T
L
T
J
−65 to
)150
260
)150
143
164
164
500
450
450
Lead Temperature, 1 mm from Case for 10 Seconds
Junction Temperature under Bias
Thermal Resistance
q
JA
SOIC
TSSOP
QSOP
SOIC
TSSOP
QSOP
°C/W
P
D
Power Dissipation in Still Air
mW
MSL
F
R
Moisture Sensitivity
Level 1
Flammability Rating
Oxygen Index: 30% − 35%
UL 94 V−0 @ 0.125 in
u2000
u200
u1000
$300
V
ESD
ESD Withstand Voltage
Human Body Model (Note 2)
Machine Model (Note 3)
Charged Device Model (Note 4)
V
I
LATCHUP
Latchup Performance
Above V
CC
and Below GND at 125°C (Note 5)
mA
Stresses exceeding Maximum Ratings may damage the device. Maximum Ratings are stress ratings only. Functional operation above the
Recommended Operating Conditions is not implied. Extended exposure to stresses above the Recommended Operating Conditions may affect
device reliability.
1. The absolute value of V
CC
$|V
EE
|
≤
7.0.
2. Tested to EIA/JESD22−A114−A.
3. Tested to EIA/JESD22−A115−A.
4. Tested to JESD22−C101−A.
5. Tested to EIA/JESD78.
http://onsemi.com
2
NLAST4051
RECOMMENDED OPERATING CONDITIONS
Symbol
V
EE
Negative DC Supply Voltage
Positive DC Supply Voltage
Analog Input Voltage
Digital Input Voltage
Parameter
(Referenced to GND)
(Referenced to GND)
(Referenced to V
EE
)
Min
−5.5
2.5
2.5
Max
GND
5.5
6.6
Unit
V
V
V
V
ÎÎ Î Î
Î Î Î ÎÎ Î
ÎÎ
Î
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎ Î
Î Î
Î Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î ÎÎ Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î ÎÎ Î
ÎÎ Î
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎ Î
ÎÎ Î
Î
Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎ Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
ÎÎ Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î Î
ÎÎÎÎÎ
ÎÎÎ Î Î
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
V
CC
V
IS
V
EE
0
V
CC
5.5
V
IN
T
A
(Note 6) (Referenced to GND)
Operating Temperature Range, All Package Types
−55
0
0
125
100
20
°C
t
r
, t
f
Input Rise/Fall Time
(Channel Select or Enable Inputs)
V
CC
= 3.0 V
$
0.3 V
V
CC
= 5.0 V
$
0.5 V
ns/V
6. Unused digital inputs may not be left open. All digital inputs must be tied to a high−logic voltage level or a low−logic input voltage level.
DC CHARACTERISTICS − Digital Section
(Voltages Referenced to GND)
V
CC
V
3.0
4.5
5.5
3.0
4.5
5.5
V
IN
= 6.0 or GND
Address or Inhibit and
V
IS
= V
CC
or GND
0 V to 6.0 V
6.0
Guaranteed Limit
−55
to 25°C
1.6
2.0
2.0
0.5
0.8
0.8
$0.1
4.0
v85°C
1.6
2.0
2.0
0.5
0.8
0.8
$1.0
40
v125°C
1.6
2.0
2.0
0.5
0.8
0.8
$1.0
80
Unit
V
Symbol
V
IH
Parameter
Minimum High−Level Input Voltage,
Address or Inhibit Inputs
Maximum Low−Level Input Voltage,
Address or Inhibit Inputs
Maximum Input Leakage Current,
Address or Inhibit Inputs
Maximum Quiescent Supply
Current (per Package)
Condition
V
IL
V
I
IN
I
CC
mA
mA
DC ELECTRICAL CHARACTERISTICS − Analog Section
V
CC
V
3.0
4.5
3.0
3.0
4.5
3.0
V
EE
V
Guaranteed Limit
v85°C
108
46
33
20
18
15
4
2
−55 to 25°C
86
37
26
15
13
10
4
2
v125°C
120
55
37
20
18
15
5
3
Symbol
R
ON
Parameter
Test Conditions
Unit
W
Maximum “ON” Resistance
V
IN
= V
IL
or V
IH
V
IS
= (V
EE
to V
CC
)
|I
S
| = 10 mA
(Figures 4 thru 9)
V
IN
= V
IL
or V
IH,
0
0
−3.0
0
0
−3.0
DR
ON
Maximum Difference in “ON”
Resistance Between Any Two
Channels in the Same Pack-
age
|I
S
| = 10 mA,
V
IS
= 2.0 V
V
IS
= 3.0 V
V
IS
= 2.0 V
W
Rflat
(ON)
ON Resistance Flatness
Maximum Off−Channel
Leakage Current
V
COM
= 1, 2, 3.5 V
V
COM
= 2, 0, 2 V
4.5
3.0
W
3.0
I
NC(OFF)
I
NO(OFF)
Switch Off
V
IN
= V
IL
or V
IH
V
IO
= V
CC
−1.0 V or V
EE
+1.0 V
(Figure 17)
6.0
3.0
0
−3.0
0.1
0.1
5.0
5.0
100
100
nA
I
COM(ON)
Maximum On−Channel
Leakage Current,
Channel−to−Channel
Switch On
V
IO
= V
CC
−1.0 V or V
EE
+1.0 V
(Figure 17)
6.0
3.0
0
−3.0
0.1
0.1
5.0
5.0
100
100
nA
http://onsemi.com
3
NLAST4051
AC CHARACTERISTICS
(Input t
r
= t
f
= 3 ns)
ÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î
Î
Î
Î
Î Î ÎÎ Î
ÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î ÎÎÎÎ Î Î
Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎ Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎ
ÎÎ Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Guaranteed Limit
Symbol
t
BBM
Parameter
Test Conditions
V
CC
V
3.0
4.5
3.0
V
EE
V
−55 to 25°C
Min
1.0
1.0
1.0
Typ*
6.5
5.0
3.5
v85°C
−
−
−
v125°C
−
−
−
Unit
ns
Minimum Break−Before−Make Time
V
IN
= V
IL
or V
IH
V
IS
= V
CC
R
L
= 300
W,
C
L
= 35 pF
(Figure 19)
0.0
0.0
−3.0
*Typical Characteristics are at 25°C.
AC CHARACTERISTICS
(C
L
= 35 pF, Input t
r
= t
f
= 3 ns)
Guaranteed Limit
V
CC
V
2.5
3.0
4.5
3.0
2.5
3.0
4.5
3.0
2.5
3.0
4.5
3.0
V
EE
V
0
0
0
−3.0
0
0
0
−3.0
0
0
0
−3.0
−55 to 25°C
Min
Typ
Max
40
28
23
23
40
28
23
23
40
28
23
23
v85°C
Min
Max
45
30
25
25
45
30
25
25
45
30
25
25
v125°C
Min
Max
50
35
30
28
50
35
30
28
50
35
30
28
Unit
ns
Symbol
t
TRANS
Parameter
Transition Time
(Address Selection Time)
(Figure 18)
Turn−on Time
(Figures 14, 15, 20, and 21)
Enable to N
O
or N
C
Turn−off Time
(Figures 14, 15, 20, and 21)
Enable to N
O
or N
C
t
ON
ns
t
OFF
ns
Typical @ 25°C, V
CC
= 5.0 V
C
IN
C
NO
or C
NC
C
COM
C
(ON)
Maximum Input Capacitance,Select Inputs
Analog I/O
Common I/O
Feedthrough
8
10
10
1.0
pF
ADDITIONAL APPLICATION CHARACTERISTICS
(GND = 0 V)
V
CC
V
3.0
4.5
6.0
3.0
3.0
4.5
6.0
3.0
3.0
4.5
6.0
3.0
5.0
3.0
V
EE
V
0.0
0.0
0.0
−3.0
0.0
0.0
0.0
−3.0
0.0
0.0
0.0
−3.0
0.0
−3.0
Typ
25°C
80
90
95
95
−93
−93
−93
−93
−2
−2
−2
−2
9.0
12
Unit
MHz
Symbol
BW
Parameter
Maximum On−Channel
Bandwidth or Minimum
Frequency Response
Off−Channel Feedthrough
Isolation
Condition
V
IS
=
½
(V
CC
− V
EE
)
Source Amplitude = 0 dBm
(Figures 10 and 22)
f = 100 kHz; V
IS
=
½
(V
CC
− V
EE
)
Source = 0 dBm
(Figures 12 and 22)
V
IS
=
½
(V
CC
− V
EE
)
Source = 0 dBm
(Figures 10 and 22)
V
IN
= V
CC
to V
EE,
f
IS
= 1 kHz, t
r
= t
f
= 3 ns
R
IS
= 0
W,
C
L
= 1000 pF, Q = C
L
*
DV
OUT
(Figures 16 and 23)
f
IS
= 1 MHz, R
L
= 10 KW, C
L
= 50 pF,
V
IS
= 5.0 V
PP
sine wave
V
IS
= 6.0 V
PP
sine wave
(Figure 13)
V
ISO
dB
V
ONL
Maximum Feedthrough
On Loss
dB
Q
Charge Injection
pC
THD
Total Harmonic Distortion
THD + Noise
%
6.0
3.0
0.0
−3.0
0.10
0.05
http://onsemi.com
4
京公网安备 11010802033920号
EEWORLD
