UG064D6688LG
Data sheets can be downloaded at www.unigen.com
SYNCHRONOUS
DRAM MODULE
FEATURES
•
•
•
•
•
Quad internal banks operation
Auto & self refresh capability (64ms/8K)
SSTL_2 compatible inputs and outputs
2.5V ± 0.2V for VDDQ & VDD
Programmable Mode register set
/CAS latency (2, 2.5, 3)
Burst length (2, 4, 8)
Data scramble; Sequential & Interleave
Double
Data Rate
architecture
Differential clock inputs (CK, /CK)
Data inputs and DM are synchronized with both
edges of DQS
Data outputs and DQS are synchronized with a
cross point of CK and /CK
Serial presence detect with EEPROM
PCB :
Height (1250mil), single sided component
512M Bytes (64M x 64 bits)
200 Pin DDR SDRAM Unbuffered SODIMM
based on 8 pcs 64M x 8 DDR SDRAM 8K Refresh
PIN ASSIGNMENT (Front View)
200-Pin SODIMM
•
•
•
PIN
1
2
3
4
5
6
7
8
ABSOLUTE MAXIMUM RATINGS
•
•
•
•
•
Voltage Relative to GND
Operating Temperature
Storage Temperature
Short circuit Output Current
Power Dissipation
-0.5 to + 3.6V
0 to + 70°C
-55°C to + 125°C
50mA
8W
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
PART IDENTIFICATION
PART NO.
UG064D6688LG
U
N
IG
EN
REF. CYCLE
8K
SDRAM
PACKAGE
PLATING
Gold
CSP
SPEED INFORMATION
Module Marking
-EB
-DB
-EZ
-DZ
-EH
-DH
-DJ
-GJ
CAS Latency
CL2
CL2.5
CL2
CL2.5
CL2
CL2.5
CL2.5
CL3.0
10ns
10ns
7.5ns
7.5ns
6.0ns
6.0ns
5.0ns
5.0ns
SPEED
100MHz
100MHz
133MHz
133MHz
166MHz
166MHz
200MHz
200MHz
REVISION HISTORY
May 21, 2004
Rev - A
Product brief released.
Re-Tek- 1245
support@unigen.com
http://www.unigen.com,
1
C
O
N
FI
D
EN
TI
AL
SYMBOL
V
REF
V
REF
V
SS
V
SS
DQ0
DQ4
DQ1
DQ5
•
•
•
•
PIN
51
52
53
54
55
56
57
58
SYMBOL
V
SS
V
SS
DQ19
DQ23
DQ24
DQ28
V
DD
V
DD
DQ25
DQ29
DQS3
DM3
V
SS
V
SS
PIN
SYMBOL
A9
A8
V
SS
V
SS
A7
A6
A5
A4
A3
A2
A1
PIN
SYMBOL
DQ42
DQ46
DQ43
DQ47
V
DD
V
DD
V
DD
/CK1
V
SS
CK1
V
SS
101
102
103
104
105
106
107
108
109
110
111
151
152
153
154
155
156
157
158
159
160
161
V
DD
V
DD
DQS0
DM0
DQ2
DQ6
V
SS
V
SS
DQ3
59
60
61
62
63
64
112
113
114
A0
V
DD
V
DD
162
163
164
V
SS
DQ48
DQ52
65
66
67
68
69
70
71
72
73
DQ26
DQ30
DQ27
DQ31
VDD
VDD
NC
NC
NC
NC
V
SS
V
SS
115
116
117
118
119
120
A10/AP
BA1
BA0
/RAS
/WE
/CAS
165
166
167
DQ49
DQ53
V
DD
DQ7
DQ8
DQ12
VDD
VDD
DQ9
DQ13
DQS1
DM1
V
SS
V
SS
DQ10
DQ14
DQ11
DQ15
VDD
VDD
CK0
VDD
/CK0
V
SS
V
SS
V
SS
DQ16
DQ20
DQ17
DQ21
VDD
VDD
DQS2
DM2
DQ18
DQ22
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
V
DD
DQS6
DM6
DQ50
DQ54
V
SS
V
SS
DQ51
DQ55
DQ56
DQ60
V
DD
V
DD
DQ57
DQ61
DQS7
DM7
V
SS
V
SS
DQ58
DQ62
DQ59
DQ63
V
DD
V
DD
SDA
SA0
SCL
SA1
V
DD SPD
SA2
V
DD ID
DU
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
/S0
NC
DU(A13)
DU
V
SS
V
SS
DQ32
DQ36
DQ33
DQ37
V
DD
V
DD
DQS4
DM4
DQ34
DQ38
V
SS
V
SS
DQ35
DQ39
DQ40
DQ44
VDD
VDD
DQ41
DQ45
DQS5
DM5
V
SS
V
SS
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
DQS8
DM8
NC
NC
VDD
VDD
NC
NC
DU
DU(RESET)
V
SS
V
SS
CK2
V
SS
/CK2
VDD
VDD
VDD
NC
CKE0
DU
DU(BA2)
A12
A11
45388 Warm Springs Blvd. Fremont, CA. 94539
TEL: (510) 668-2088
FAX: (510)661-2788
Customer Comment Line: 1-800-826-0808
UG064D6688LG
Data sheets can be downloaded at www.unigen.com
Functional Block Diagram
S0
S
S
Serial Presence Detect (SPD)
DQS
DM
DQS0
DM0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS4
DM4
D0
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
SCL
D4
SA0
SA1
SA2
A0
A1
A2
SDA
CK0
CK0
S
3 loads
DQS2
DM2
N
CAS
WE
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DQS
DM
S
DQS6
DM6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
FI
D
0.16 ± 0.0039
D2
DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
S
D6
V
DD
ID strap connections:
(for memory device V
DD ,
V
DD
Q)
Strap out (open): V
DD
= V
DD
Q
Strap in (closed): V
DD
= V
DD
Q
/
BA0-BA1
A0-AN
RAS
O
DQS3
DM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
S
EN
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DQS7
DM7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
S
CKE0
C
D3
D7
V
DD
SPD
V
REF
V
DD
V
SS
# Unless otherwise noted, resistor values are 22
ohms
±
5%
Physical Dimension
2.66
IG
U
N
2-R 0.078 Min
0.382
1.250
0.790
0.04
±
0.0039
0.58
2.06
0.157 Min
EN
0.100 Max
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
D1
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
CK1
D5
CK2
CK2
2 loads
Note: DQ wiring may differ from that described in this drawing; however
DQ/DM/DQS relationships are maintained as shown.
SDRAMS D0 ~ D7
SDRAMS D0 ~ D7
SDRAMS D0 ~ D7
SDRAMS D0 ~ D7
SDRAMS D0 ~ D7
SDRAMS D0 ~ D7
SPD
SDRAMS D0 ~ D7
SDRAMS D0 ~ D7 V
DD
and V
DD
Q
SDRAMS D0 ~ D7, SPD
TI
0.10
0.07
0.04 ± 0.0039
0.024 TYP
Detail Z
Detail Y
Tolerances : ± 0.005 unless otherwise specified
Re-Tek- 1245
support@unigen.com
http://www.unigen.com,
2
45388 Warm Springs Blvd. Fremont, CA. 94539
TEL: (510) 668-2088
FAX: (510)661-2788
Customer Comment Line: 1-800-826-0808
AL
0.018± 0.001
0.01 Max
Units : Inches
DQS1
DM1
S
DQS5
DM5
CK1
3 loads