PRELIMINARY DATA SHEET
MOS INTEGRATED CIRCUIT
MC-45V8AD641KS
8M-WORD BY 64-BIT
VIRTUAL CHANNEL SYNCHRONOUS DYNAMIC RAM MODULE (SO DIMM)
Description
The MC-45V8AD641KS is a 8,388,608 words by 64 bits virtual channel synchronous dynamic RAM module (small
outline DIMM) on which 8 pieces of 64M virtual channel SDRAM :
µ
PD4565161 are assembled.
This module provides high density and large quantities of memory in a small space without utilizing the surface-
mounting technology on the printed circuit board.
Decoupling capacitors are mounted on power supply line for noise reduction.
Features
•
8,388,608 words by 64 bits organization
•
Clock frequency and access time from CLK
Part number
Read
Clock
Access
time
from CLK
(MAX.)
Prefetch
Maximum supply current
Operating
Restore
Channel
read / write
(Burst)
480 mA
400 mA
340 mA
480 mA
400 mA
340 mA
Auto
640 mA
560 mA
540 mA
640 mA
560 mA
540 mA
4 mA
Refresh
Self
8 mA
latency frequency
(MAX.)
MC-45V8AD641KS-A75
MC-45V8AD641KS-A10
MC-45V8AD641KS-A15
2
133 MHz
100 MHz
5.4 ns
6 ns
12 ns
5.4 ns
6 ns
12 ns
440 mA
420 mA
380 mA
440 mA
420 mA
380 mA
1
2
67 MHz
133 MHz
100 MHz
•
•
•
MC-45V8AD641KS-A75L
MC-45V8AD641KS-A10L
MC-45V8AD641KS-A15L
1
67 MHz
•
Fully Synchronous Dynamic RAM, with all signals referenced to a positive clock edge
•
Dual internal banks controlled by BA0 (Bank Select)
•
Programmable burst-length : 1, 2, 4, 8 or 16
•
Programmable wrap sequence : Sequential or Interleave
•
Prefetch read latency : 4
•
Auto precharge and without auto precharge
•
Auto refresh and self refresh
•
Single 3.3 V
±
0.3 V power supply
•
LVTTL compatible
•
4,096 refresh cycles / 64 ms
•
144-pin small outline dual in-line memory module (Pin pitch = 0.8 mm)
•
Unbuffered type
•
Serial PD
The information in this document is subject to change without notice. Before using this document, please
confirm that this is the latest version.
Not all devices/types available in every country. Please check with local NEC representative for
availability and additional information.
Document No. M13836EJ4V0DS00 (4th edition)
Date Published June 1999 NS CP (K)
Printed in Japan
The mark
•
shows major revised points.
©
1998
MC-45V8AD641KS
•
Ordering Information
Part number
Clock
frequency
(MAX.)
133 MHz
100 MHz
67 MHz
Note
Read
latency
2
Prefetch
read
latency
4
Package
144-pin Small Outline DIMM
(Socket type)
Edge connector : Gold plated
26.67 mm (1.05 inch) height
Mounted devices
8 pieces of
µ
PD4565161G5
(400 mil TSOP (II))
MC-45V8AD641KS-A75
MC-45V8AD641KS-A10
MC-45V8AD641KS-A15
MC-45V8AD641KS-A75L
MC-45V8AD641KS-A10L
MC-45V8AD641KS-A15L
Note
1
2
133 MHz
100 MHz
67 MHz
1
Note
Under development
2
Preliminary Data Sheet M13836EJ4V0DS00
MC-45V8AD641KS
Pin Configuration
144-pin Small Outline Dual In-line Memory Module Socket Type (Edge connector : Gold plated)
/xxx indicates active low signal.
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
52
54
56
58
60
Vss
DQ 32
DQ 33
DQ 34
DQ 35
Vcc
DQ 36
DQ 37
DQ 38
DQ 39
Vss
DQMB4
DQMB5
Vcc
A3
A4
A5
Vss
DQ 40
DQ 41
DQ 42
DQ 43
Vcc
DQ 44
DQ 45
DQ 46
DQ 47
Vss
NC
NC
Vss
DQ 0
DQ 1
DQ 2
DQ 3
V
CC
DQ 4
DQ 5
DQ 6
DQ 7
Vss
DQMB0
DQMB1
V
CC
A0
A1
A2
Vss
DQ 8
DQ 9
DQ 10
DQ 11
V
CC
DQ 12
DQ 13
DQ 14
DQ 15
Vss
NC
NC
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
51
53
55
57
59
62
64
66
68
70
72
74
76
78
80
82
84
86
88
90
92
94
96
98
100
102
104
106
108
110
112
114
116
118
120
122
124
126
128
130
132
134
136
138
140
142
144
CLK0
CKE0
Vcc
Vcc
/RAS
/CAS
/WE
CKE1
/CS0
NC
/CS1
NC
NC
CLK1
Vss
Vss
NC
NC
NC
NC
Vcc
V
CC
DQ 48
DQ 16
DQ 49
DQ 17
DQ 50
DQ 18
DQ 51
DQ 19
Vss
Vss
DQ 52
DQ 20
DQ 53
DQ 21
DQ 54
DQ 22
DQ 55
DQ 23
Vcc
Vcc
A7
A6
BA0 (A13)
A8
Vss
Vss
A12
A9
A11
A10
Vcc
Vcc
DQMB6
DQMB2
DQMB7
DQMB3
Vss
Vss
DQ 56
DQ 24
DQ 57
DQ 25
DQ 58
DQ 26
DQ 59
DQ 27
Vcc
V
CC
DQ 60
DQ 28
DQ 61
DQ 29
DQ 62
DQ 30
DQ 63
DQ 31
Vss
Vss
SCL
SDA
V
CC
Vcc
61
63
65
67
69
71
73
75
77
79
81
83
85
87
89
91
93
95
97
99
101
103
105
107
109
111
113
115
117
119
121
123
125
127
129
131
133
135
137
139
141
143
A0 - A12
BA0 (A13)
DQ0 - DQ63
CLK0, CLK1
CKE0, CKE1
/CS0, /CS1
/RAS
/CAS
/WE
SDA
SCL
V
CC
V
SS
NC
: Address Inputs
: Virtual Channel SDRAM
Bank Select
: Data Inputs/Outputs
: Clock Input
: Clock Enable Input
: Chip Select Input
: Row Address Strobe
: Column Address Strobe
: Write Enable
: Serial Data I/O for PD
: Clock Input for PD
: Power Supply
: Ground
: No Connection
[Row : A0 - A12, Column : A0 - A5]
DQMB0 - DQMB7 : DQ Mask Enable
Preliminary Data Sheet M13836EJ4V0DS00
3
MC-45V8AD641KS
Block Diagram
CKE1
CKE0
/CS1
/CS0
DQMB0
DQ 0
DQ 1
DQ 2
DQ 3
DQ 4
DQ 5
DQ 6
DQ 7
DQMB1
DQ 8
DQ 9
DQ 10
DQ 11
DQ 12
DQ 13
DQ 14
DQ 15
UDQM
/CS CKE
DQ 15
DQ 14
DQ 13
DQ 12
DQ 11
DQ 10
DQ 9
DQ 8
LDQM
DQ 0
DQ 1
DQ 2
DQ 3
DQ 4
DQ 5
DQ 6
DQ 7
D0
LDQM
/CS CKE
DQ 0
DQ 1
DQ 2
DQ 3
DQ 4
DQ 5
DQ 6
DQ 7
UDQM
DQ 15
DQ 14
DQ 13
DQ 12
DQ 11
DQ 10
DQ 9
DQ 8
D4
DQMB4
DQ 32
DQ 33
DQ 34
DQ 35
DQ 36
DQ 37
DQ 38
DQ 39
DQMB5
DQ 40
DQ 41
DQ 42
DQ 43
DQ 44
DQ 45
DQ 46
DQ 47
UDQM
/CS CKE
DQ 8
DQ 9
DQ 10
DQ 11
DQ 12
DQ 13
DQ 14
DQ 15
LDQM
DQ 7
DQ 6
DQ 5
DQ 4
DQ 3
DQ 2
DQ 1
DQ 0
D2
LDQM
/CS CKE
DQ 7
DQ 6
DQ 5
DQ 4
DQ 3
DQ 2
DQ 1
DQ 0
UDQM
DQ 8
DQ 9
DQ 10
DQ 11
DQ 12
DQ 13
DQ 14
DQ 15
D6
DQMB2
DQ 16
DQ 17
DQ 18
DQ 19
DQ 20
DQ 21
DQ 22
DQ 23
DQMB3
DQ 24
DQ 25
DQ 26
DQ 27
DQ 28
DQ 29
DQ 30
DQ 31
UDQM
/CS CKE
DQ 15
DQ 14
DQ 13
DQ 12
DQ 11
DQ 10
DQ 9
DQ 8
LDQM
DQ 0
DQ 1
DQ 2
DQ 3
DQ 4
DQ 5
DQ 6
DQ 7
D1
LDQM
/CS CKE
DQ 0
DQ 1
DQ 2
DQ 3
DQ 4
DQ 5
DQ 6
DQ 7
UDQM
DQ 15
DQ 14
DQ 13
DQ 12
DQ 11
DQ 10
DQ 9
DQ 8
D5
DQMB6
DQ 48
DQ 49
DQ 50
DQ 51
DQ 52
DQ 53
DQ 54
DQ 55
DQMB7
DQ 56
DQ 57
DQ 58
DQ 59
DQ 60
DQ 61
DQ 62
DQ 63
UDQM
/CS CKE
DQ 8
DQ 9
DQ 10
DQ 11
DQ 12
DQ 13
DQ 14
DQ 15
LDQM
DQ 7
DQ 6
DQ 5
DQ 4
DQ 3
DQ 2
DQ 1
DQ 0
D3
LDQM
/CS CKE
DQ 7
DQ 6
DQ 5
DQ 4
DQ 3
DQ 2
DQ 1
DQ 0
UDQM
DQ 8
DQ 9
DQ 10
DQ 11
DQ 12
DQ 13
DQ 14
DQ 15
D7
SERIAL PD
SCL
A0
A1
A2
SDA
V
CC
C
V
SS
CLK : D0, D2
CLK : D1, D3
/RAS
D0 - D7
D0 - D7
CLK : D4, D6
CLK : D5, D7
CLK0
10
Ω
CLK1
10
Ω
/RAS : D0 - D7
/CAS : D0 - D7
/WE : D0 - D7
A0 - A12
BA0
A0 - A12 : D0 - D7
A13 : D0 - D7
/CAS
/WE
Remark
D0 - D7 :
µ
PD4565161 (2M words × 16 bits × 2 banks)
4
Preliminary Data Sheet M13836EJ4V0DS00
MC-45V8AD641KS
Electrical Specifications
•
All voltages are referenced to V
SS
(GND).
•
After power up, wait more than 100
µ
s and then, execute power on sequence and auto refresh before proper device
operation is achieved.
Absolute Maximum Ratings
Parameter
Voltage on power supply pin relative to GND
Voltage on input pin relative to GND
Short circuit output current
Power dissipation
Operating ambient temperature
Storage temperature
Symbol
V
CC
V
T
I
O
P
D
T
A
T
stg
Condition
Rating
–0.5 to +4.6
–0.5 to +4.6
50
8
0 to +70
–55 to +125
Unit
V
V
mA
W
°C
°C
Caution
Exposing the device to stress above those listed in Absolute Maximum Ratings could cause
permanent damage. The device is not meant to be operated under conditions outside the limits
described in the operational section of this specification. Exposure to Absolute Maximum Rating
conditions for extended periods may affect device reliability.
Recommended Operating Conditions
Parameter
Supply voltage
High level input voltage
Low level input voltage
Operating ambient temperature
Symbol
V
CC
V
IH
V
IL
T
A
Condition
MIN.
3.0
2.0
−0.3
0
TYP.
3.3
MAX.
3.6
V
CC
+ 0.3
+0.8
70
Unit
V
V
V
°C
Capacitance (T
A
= 25
°
C, f = 1 MHz)
Parameter
Input capacitance
Symbol
C
I
Test condition
A0 - A12, BA0 (A13), /RAS, /CAS, /WE,
CLK0, CLK1, CKE0, CKE1, /CS0, /CS1
DQMB0 - DQMB7
DQ0 - DQ63
MIN.
TBD
TYP.
TBD
MAX.
TBD
Unit
pF
Data input/output capacitance
C
I/O
TBD
TBD
TBD
pF
Preliminary Data Sheet M13836EJ4V0DS00
5
京公网安备 11010802033920号
EEWORLD
