ST40RA datasheet, PDF - EEWORLD Datasheet

Datasheet> All Categories > ST40RA

Preview

ST40RA: Description32-bit Embedded SuperH Device; File Size770KB，94 Pages; ManufacturerSTMicroelectronics; Websitehttp://www.st.com/

Download Datasheet Compare View All

ST40RA Overview

32-bit Embedded SuperH Device

Preview

Download Datasheet

View All

ST40RA

32-bit Embedded SuperH Device

DATASHEET

Integer & FP

execution units

JTAG

Debug

UDI

SCIF

Timer (TMU)

Real-time clock

Interrupt ctrl

SuperHyway

Clock ctrl

Flash

PLLs

PCI I/F 66MHz

ST40 Local Memory I/F

Cbus Bridge/

SuperHyway I/F

5 channel

DMA

controller

2 channel

control

MPX

Coprocessor

EMI

32 data

MMU

I Cache

MMU

D Cache

PIO

interface

Registers

Mailbox

24 data

32 data

PCI Peripherals

64 data

SDRAM

Peripherals

Overview

The ST40RA is the first member of the ST40 family. Based

on the SH-4, SuperH CPU core from SuperH Inc, the

ST40RA is designed to work as a standalone device, or as

part of a two chip solution for application specific systems.

Example applications the ST40RA is designed for include

digital consumer, embedded communications, industrial

and automotive. The high connectivity of the ST40 through

its PCI bus and its dual memory uses makes it a versatile

device, ideal for data-intensive and high performance

applications.

Memory protection and VM system support

64-entry unified TLB, 4-entry instruction TLB

4 Gbytes address space

Standard ST40 peripherals

2 synchronous serial ports with FIFO (SCIF)

Timers and a real-time clock

IO devices

Mailbox register for interprocessor communication

Additional PIO

System features

32-bit SuperH CPU

Bus interfaces

Local memory interface SDRAM & DDR SDRAM

64-bit hardware FPU (1.16 GFLOPS)

128-bit vector unit for matrix manipulations

166 MHz, 300 MIPS (DMIPS 1.1)

Up to 664 Mbytes/s CPU bandwidth

Direct mapped, on-chip, ICache (8 Kbytes) and DCache

(16 Kbytes)

Up to 100 MHz (1.6 Gbytes/s peak throughput)

PCI interface - 32-bit, 66/33 MHz, 3.3 V

Enhanced memory interface (EMI)

High-performance 5-channel DMA engine,

supporting 1D or 2D block moves and linked lists

SuperHyway internal interconnect

32-bit bus, up to 83 MHz, for attaching peripherals

High-speed, sync mode, burst flash ROM support

SDRAM support

MPX initiator and target interface

Programmable MPX bus arbiter

High throughput, low latency, split transaction packet

router

13 August 2003

ADCS 7260755H

STMicroelectronics

1/94

ST40RA

Table of Contents

Chapter 1

Chapter 2

Scope of this document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6

ST40 documentation suite . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6

CPU documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

System documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

Chapter 3

Chapter 4

4.1

4.2

4.2.1

4.2.2

4.2.3

ST40RA devices

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6

Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7

Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

ST40 system . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

SuperH ST40 SH-4 core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

SuperHyway internal interconnect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Standard ST40 peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

4.3

4.3.1

4.3.2

4.3.3

Bus interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Local memory interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

PCI interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

EMI/MPX interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

4.4

4.4.1

I/O devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

Mailbox . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

4.5

4.5.1

4.5.2

Software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

Development systems and software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

Software compatibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

Chapter 5

5.1

5.1.1

System configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11

System addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

System address map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

5.2

5.3

5.3.1

5.3.2

5.3.3

System identifiers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Interrupt mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

ST40 core interrupt allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

ST40 standard system interrupt allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

ST40RA I/O device interrupt allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

5.4

5.5

5.6

GPDMA channel mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

EMI DACK mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

EMI address pin mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

ADCS 7260755H

STMicroelectronics

2/94

ST40RA

5.7

5.8

5.8.1

5.8.2

5.8.3

EMI pin to function relationship . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Memory bridge control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Memory bridge control signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Memory bridge status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Changing control of a memory bridge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

5.9

5.9.1

5.9.2

5.9.3

5.9.4

5.9.5

5.9.6

5.9.7

System configuration registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

EMI.GENCFG EMI general configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

LMI.COC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

LMI.CIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

SYSCONF registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

SYSCONF.SYS_CON2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

PIO alternate functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

PCI.PERF register definition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Chapter 6

6.1

6.2

6.3

6.3.1

6.3.2

Clock generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30

Clock domains and sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Recommended operating modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Clocks and registers at start up . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

CLOCKGENA_2x PCI (PCI_DIV_BYPASS = 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Division ratios on CLOCKGENA_2x. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

6.4

6.4.1

6.4.2

6.4.3

6.4.4

Setting clock frequencies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Programming the PLL output frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Changing clock frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Changing the core PLL frequencies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Changing the frequency division ratio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

6.5

6.5.1

6.5.2

Power management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

CPU low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Module low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

6.6

6.6.1

6.6.2

6.6.3

6.6.4

6.6.5

6.6.6

Clock generation registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

CLOCKGENB.CLK_SELCR register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

CPG.STBCR register

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

CLOCKGENA.STBREQCR and CLOCKGENB.STBREQCR registers . . . . . . . . . . . . . . . . . . . . . . 41

CLOCKGENA.STBREQCR_SET and CLOCKGENB.STBREQCR_SET registers . . . . . . . . . . . . . 41

CLOCKGENA.STBREQCR_CLR and CLOCKGENB.STBREQCR_CLR register

CLOCKGENA.STBACKCR and CLOCKGENB.STBACKCR register

. . . . . . . . . . . . 41

. . . . . . . . . . . . . . . . . . . . . . 42

Chapter 7

7.1

Electrical specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43

DC absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

3/94

STMicroelectronics

ADCS 7260755H

ST40RA

7.1.1

7.1.2

7.1.3

Fmax clock domains

Operating conditions

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Pad specific output AC characteristics

7.2

7.3

7.4

7.5

7.6

7.7

7.8

7.9

7.10

7.11

Rise and fall times

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

PCI interface AC specifications

LMI interface (SDRAM) AC specifications

LMI interface (DDR-SDRAM) AC specifications

DDR bus termination (SSTL_2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

General purpose peripheral bus (EMI) AC specifications

. . . . . . . . . . . . . . . . . . . . . . . 54

PIO AC specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

System CLKIN AC specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

Low power CLKIN AC specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

UDI and IEEE 1149.1 TAP AC specifications

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

Chapter 8

8.1

8.2

8.3

8.4

Pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .59

Function pin use selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

Mode selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

PBGA 27 x 27 ballout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

Pin states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

Chapter 9

Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .75

Appendix A Interconnect architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78

A.1

A.1.1

A.1.2

A.1.3

A.1.4

A.1.5

A.1.6

Arbitration schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

PCI arbiter: (CPU, GPDMA, PCI, EMPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

EMI arbiter: (CPU buffer, GPDMA, PCI, EMPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

LMI 1 arbiter: (CPU, GPDMA, PCI, EMPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

PER arbiter: (CPU, GPDMA, PCI, EMPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

LMI2 arbiter: (CPU, GPDMA, PCI, EMPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

Return arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

A.2

A.2.1

A.2.2

A.2.3

A.2.4

A.2.5

Interconnect registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

LMI1 arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

LMI2 arbiter

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

EMI arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

PCI arbiter

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

Peripheral arbiter

Appendix B Implementation restrictions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87

ADCS 7260755H

STMicroelectronics

4/94

ST40RA

B.1

B.1.1

B.1.2

B.1.3

B.1.4

ST40 CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

tas.b . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

Store queue power-down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

UBC power-down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

System standby . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

B.2

B.2.1

B.2.2

B.2.3

B.2.4

B.2.5

PCI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

Clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

Type 2 configuration accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

Software visible changes between STB1HC7 and ST40RAH8D . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

Error behavior. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

Master abort . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

B.3

B.3.1

B.3.2

B.3.3

EMI/EMPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

EMPI burst mode operation: ST40RA MPX target . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

SDRAM initialization during boot from flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

MPX boot . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

B.4

B.4.1

Mailbox. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

Test and set functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

B.5

B.5.1

B.5.2

Power down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

Module power-down sequencing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

Accesses to modules in power-down state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

B.6

B.6.1

B.6.2

PIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

PIO default functionality following reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

PCI/PIO alternate functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

B.7

B.7.1

B.7.2

B.7.3

Interconnect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

Memory bridge functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

Clock selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

Pad drive control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

B.8

B.8.1

B.8.2

B.8.3

GPDMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

Linked list support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

2-D transfers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

Protocol signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .91

5/94

STMicroelectronics

ADCS 7260755H

ST40RA Related Products

	ST40RA	ST40RA200XH6	ST40RA166XH6	ST40RA166XH1	ST40RA150XHA
Description	32-bit Embedded SuperH Device	32-bit Embedded SuperH Device	32-bit Embedded SuperH Device	32-bit Embedded SuperH Device	32-bit Embedded SuperH Device
Is it lead-free?	-	Contains lead	Contains lead	Contains lead	Contains lead
Is it Rohs certified?	-	incompatible	conform to	conform to	incompatible
Parts packaging code	-	BGA	BGA	BGA	BGA
package instruction	-	27 X 27 MM, 2.33 MM HEIGHT, PLASTIC, BGA-372	27 X 27 MM, 2.33 MM HEIGHT, PLASTIC, BGA-372	27 X 27 MM, 2.33 MM HEIGHT, PLASTIC, BGA-372	27 X 27 MM, 2.33 MM HEIGHT, PLASTIC, BGA-372
Contacts	-	372	372	372	372
Reach Compliance Code	-	_compli	compli	compli	_compli
ECCN code	-	3A991.A.2	3A991.A.2	3A991.A.2	3A991.A.2
Other features	-	ALSO REQUIRES 3.3V SUPPLY	ALSO REQUIRES 3.3V SUPPLY	ALSO REQUIRES 3.3V SUPPLY	ALSO REQUIRES 3.3V SUPPLY
Address bus width	-	32	32	32	32
bit size	-	32	32	32	32
boundary scan	-	YES	YES	YES	YES
maximum clock frequency	-	27 MHz	27 MHz	27 MHz	27 MHz
External data bus width	-	32	32	32	32
Format	-	FLOATING POINT	FLOATING POINT	FLOATING POINT	FLOATING POINT
Integrated cache	-	YES	YES	YES	YES
JESD-30 code	-	S-PBGA-B372	S-PBGA-B372	S-PBGA-B372	S-PBGA-B372
JESD-609 code	-	e0	e0	e0	e0
length	-	27 mm	27 mm	27 mm	27 mm
low power mode	-	YES	YES	YES	YES
Number of terminals	-	372	372	372	372
Maximum operating temperature	-	85 °C	85 °C	70 °C	85 °C
Minimum operating temperature	-	-40 °C	-40 °C	-	-40 °C
Package body material	-	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY
encapsulated code	-	BGA	BGA	BGA	BGA
Encapsulate equivalent code	-	BGA372,20X20,50	BGA372,20X20,50	BGA372,20X20,50	BGA372,20X20,50
Package shape	-	SQUARE	SQUARE	SQUARE	SQUARE
Package form	-	GRID ARRAY	GRID ARRAY	GRID ARRAY	GRID ARRAY
Peak Reflow Temperature (Celsius)	-	NOT SPECIFIED	NOT SPECIFIED	NOT SPECIFIED	NOT SPECIFIED
power supply	-	1.8,3.3 V	1.8,3.3 V	1.8,3.3 V	1.8,3.3 V
Certification status	-	Not Qualified	Not Qualified	Not Qualified	Not Qualified
Maximum seat height	-	2.6 mm	2.6 mm	2.6 mm	2.6 mm
speed	-	200 MHz	166 MHz	166 MHz	150 MHz
Maximum supply voltage	-	1.95 V	1.95 V	1.95 V	1.95 V
Minimum supply voltage	-	1.8 V	1.65 V	1.65 V	1.65 V
Nominal supply voltage	-	1.87 V	1.8 V	1.8 V	1.8 V
surface mount	-	YES	YES	YES	YES
technology	-	CMOS	CMOS	CMOS	CMOS
Temperature level	-	INDUSTRIAL	INDUSTRIAL	COMMERCIAL	INDUSTRIAL
Terminal surface	-	Tin/Lead (Sn/Pb)	TIN LEAD	TIN LEAD	Tin/Lead (Sn/Pb)
Terminal form	-	BALL	BALL	BALL	BALL
Terminal pitch	-	1.27 mm	1.27 mm	1.27 mm	1.27 mm
Terminal location	-	BOTTOM	BOTTOM	BOTTOM	BOTTOM
Maximum time at peak reflow temperature	-	NOT SPECIFIED	NOT SPECIFIED	NOT SPECIFIED	NOT SPECIFIED
width	-	27 mm	27 mm	27 mm	27 mm
uPs/uCs/peripheral integrated circuit type	-	MICROPROCESSOR, RISC	MICROPROCESSOR, RISC	MICROPROCESSOR, RISC	MICROPROCESSOR, RISC

Recommended Resources

ADT70 internal functional block diagram

Automatic emergency lighting circuit

Hybrid Power Amplifier 03

YN5103-IR (anti-theft system) radio or infrared remote control encoding circuit

Pyroelectric infrared switch circuit

SIPMOS transistor push-pull control circuit

I found that the article I posted about Shishou, Hubei was deleted!: I'm confused. Why did this forum delete that post? Why?...; jdmail Talking

How can I open a WinCE application project created with different SDKs in VS2005 in my own SDK environment? How can I make the project environments created with different SDK packages compatible?: How can I open a WinCE application project created with different SDKs in VS2005 in my own SDK environment? How can I make the project environments created with different SDK packages compatible?...; SUN0707 Embedded System

[Atria AT32WB415 Series Bluetooth BLE 5.0 MCU] Bluetooth initial test: AT32WB415 does not have many features in terms of MCU alone. Its biggest feature is probably the integration of Bluetooth SOC.AT32WB415 is actually composed of two chips, MCU and wireless Bluetooth mo...; 常见泽1 RF/Wirelessly

High Performance, FPGA-Optimized LDPC for Storage: [color=rgb(255,0,0)][font= ][size=28pt]LDPC and Error Correcting Codes [/size][/font][/color] [list] [*][color=rgb(13,56,150)][font= ][size=18pt][b]BCH codes are running out of steam[/b][/size][/font]...; 白丁 FPGA/CPLD

robot.rar: robot.rar...; 用心思考 Robotics Development

[TI's first low-power design competition] MSP430FR5969 learning and using IDE: Today I started to learn MSP430FR5969 formally. Actually the video training tutorials in the forum are quite good, I recommend you to take a look. [url=http://atel2.atelink.com/lms/layout/entv2/course...; lonerzf Microcontroller MCU

Shortcut: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

Popular Components