Black n双核嵌入式处理器
ADSP-BF606/ADSP-BF607/ADSP-BF608/ADSP-BF609
特性
高性½对称双核高性½Black
n处理器，每核的工½频率最高
可达500
MHz
各核内½两个16½MAC、两个40½ALU和一个40½器½桶
½移½器
RISC式寄存器和指令模型，简化编程并提供编译器相关支持
高级调试、½踪和性½监控功½
流水线视觉处理器提供硬件来处理信号和图像算法，从而预
处理和协处理先进½½辅助驾驶(ADAS)或其它视频处理应用
中的视频帧
I/O操½支持½范围的电源电压，参见第31页的工½条件片外电
压调节器接口
349引脚(19 mm × 19 mm)、符合RoHS标准的BGA封装
存储器
每核内½148KB的L1
SRAM存储器(处理器内核可访问)，该存储器
具有多奇偶校验½保护功½
多达256KB的L2
SRAM存储器，该存储器具有ECC保护功½动
态存储控制器提供16½接口，可连接到单组DDR2或LPDDR
DRAM器件
静态存储控制器具有异步存储器接口，支持8½和16½存储器
灵活的引导选项：Flash、eMMC、SPI存储器、SPI/链路
端口/UART主机
存储器管理单元提供存储器保护
SYSTEM CONTROL BLOCKS
PERIPHERALS
EMULATOR
TEST & CONTROL
PLL & POWER
MANAGEMENT
FAULT
MANAGEMENT
EVENT
CONTROL
DUAL
WATCHDOG
2× TWI
8× TIMER
1× COUNTER
L2 MEMORY
B
CORE 0
B
CORE 1
32K BYTE
ROM
2× PWM
3× SPORT
148K BYTE
PARITY BIT PROTECTED
L1 SRAM
INSTRUCTION/DATA
148K BYTE
PARITY BIT PROTECTED
L1 SRAM
INSTRUCTION/DATA
256K BYTE
ECC-
PROTECTED
SRAM
1× ACM
2× UART
112
GP
I/O
EMMC/RSI
DMA SYSTEM
1× CAN
2× EMAC
WITH
2× IEEE 1588
2× SPI
PIPELINED
VISION PROCESSOR
VIDEO
SUBSYSTEM
PIXEL
COMPOSITOR
USB 2.0 HS OTG
EXTERNAL
BUS
INTERFACES
DYNAMIC
MEMORY
CONTROLLER
STATIC
MEMORY
CONTROLLER
CRC
4× LINK PORT
HARDWARE
FUNCTIONS
LPDDR
DDR2
16
FLASH
SRAM
16
3× PPI
图1. 处理器功½框图
Black n和Black n标志均为ADI公司的注册商标。
Rev. PrE
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Speci cations subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
www.analog.com
Tel: 781.329.4700
Fax: 781.461.3113
©
2011
Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可½存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任½词语的准确性，请参考ADI提供
的最新英文版数据手册。
ADSP-BF606/ADSP-BF607/ADSP-BF608/ADSP-BF609
目½
特性....................................................................................................1
存储器
...............................................................................................1
概述....................................................................................................3
Black n处理器内核 ...................................................................3
指令集描述
.................................................................................4
处理器基础结构.........................................................................5
存储器架构
.................................................................................6
视频子系统
.................................................................................9
处理器安全特性.......................................................................10
其它处理器外设.......................................................................11
电源和时钟管理.......................................................................14
系统调试....................................................................................17
EZ-KIT Lite®
评估板
................................................................17
设计一个兼容仿真器的处理器板(目标)
............................17
相关文件....................................................................................18
相关信号链
...............................................................................18
信号描述
.........................................................................................19
引脚复用....................................................................................20
引脚端接和驱动特性要求
..........................................................24
技术规格
.........................................................................................31
工½条件....................................................................................31
电气特性....................................................................................33
处理器—绝对最大额定值
.................................................... 34
ESD灵敏度 ................................................................................34
处理器—封装信息...................................................................34
环境条件....................................................................................35
349引脚CSP_BGA封装引脚分配...............................................36
外½尺寸
.........................................................................................42
表贴设计....................................................................................42
½½应用级产品............................................................................43
预发布产品....................................................................................
43
Rev. PrE
|
Page 2 of 44 |
June 2012
ADSP-BF606/ADSP-BF607/ADSP-BF608/ADSP-BF609
概述
ADSP-BF606
ADSP-BF607
ADSP-BF608
64K
16K
32K
32K
4K
128K
32K
400
500
250
349引脚CSP_BGA
256K
处理器特性
ADSP-BF609
ADSP-BF609处理器属于Black n系列产品，采用ADI公司/Intel
微信号架构(MSA)。Black
n处理器将先进的双MAC信号处
理引擎、干净且正交的RISC式微处理器指令集的优势和单
指令、多数据流(SIMD)多媒½½力结合为一个指令集架构。
这些处理器提供高达500
MHz的性½，静态功耗非常½。
它们采用½功耗、½电压设计方法，提供世界一流的电源
管理和性½。
Black n处理器集成了许多业界领先的系统外设和丰富的存
储器(如表1所示)，在一个集成封装中提供RISC式编程
½力、多媒½支持和先进的信号处理，堪称新一代应用的
首选平台。这些应用涵盖众多市场领域，从½½系统到嵌
入式工业、仪器仪表、功率/电机控制应用。
表1. 处理器对比(续)
L1指令SRAM
L1指令SRAM/高速缓存
L1数据SRAM
L1数据SRAM/高速缓存
L1暂存
L2数据SRAM
L2引导ROM
表1. 处理器对比
ADSP-BF606
ADSP-BF607
ADSP-BF608
处理器特性
ADSP-BF609
最大速度等级(MHz)
2
最大SYSCLK
(MHz)
封装选项
1
2
升/降/旋½计数器
带PWM的定时器/计数器
三相PWM单元(4对)
SPORT
SPI
USB OTG
并行外设接口
移动存储器接口
CAN
T WI
UART
ADC控制模块(ACM)
链路端口
以太½MAC
(IEEE 1588)
以太½MAC
(IEEE 1588)
流水线视觉处理器
(PVP)
1
G PI O
1
8
2
3
2
1
3
1
1
2
2
1
4
2
无
无
1
VGA
112
1
HD
Black n处理器内核
如图1所示，处理器集成两个Black
n处理器内核。如图2
所示，每个内核包含2个16½乘法器、2个40½累加器、2
个40½ALU、4个视频ALU和1个40½移½器。计算单元处
理来自寄存器文件的8½、16½或32½数据。
计算寄存器文件包含8个32½寄存器。对16½操½数数据
执行运算时，寄存器文件½为16个独立的16½寄存器工½。
用于运算的所有操½数½来自多端口寄存器文件和指令常
数字段。
每个MAC在每个周期可以执行一个16½乘16½乘法，结果
累加到40½累加器中。支持带符号和无符号格式、舍入以
及饱和。
ALU用于对16½或32½数据执行传统的算术和逻辑运算。
此外，它还包括许多特殊指令，以便加速多种信号处理任
务的执行。特殊指令包括字段提取和二进制½个数统计等
½操½、模232乘法、除法原语、饱和和舍入、符号/指数
检测。视频指令集包括字节对½和打包操½、16½和8½
截除加法、8½平均操½、8½减法/绝对值/累加(SAA)
操½。此外还提供比较/选择和矢量搜索指令。
对于某些指令，两个16½ALU操½可以在寄存器对(一个计
算寄存器的16½高半部分和16½½半部分)上同时执行。如
果½用第二个ALU，则可以同时执行4个16½操½。
Rev. PrE
| Page 3 of 44 |
存储器(字节，每核)
VGA为每帧640 x 480像素，每秒30帧。HD为每帧1280 x 960像素，每秒30帧。
不是所有SYSCLK选择½可以½用最大速度等级。
June 2012
ADSP-BF606/ADSP-BF607/ADSP-BF608/ADSP-BF609
ADDRESS ARITHMETIC UNIT
I3
I2
I1
I0
DA1
DA0
TO MEMORY
32
32
L3
L2
L1
L0
B3
B2
B1
B0
M3
M2
M1
M0
DAG1
DAG0
SP
FP
P5
P4
P3
P2
P1
P0
32
RAB
32
PREG
SD
LD1
LD0
32
32
32
R7.H
R6.H
R5.H
R4.H
R3.H
R2.H
R1.H
R0.H
32
32
R7.L
R6.L
R5.L
R4.L
R3.L
R2.L
R1.L
R0.L
BARREL
SHIFTER
40
A0
32
40
40
40
A1
8
16
16
ASTAT
SEQUENCER
ALIGN
8
DECODE
LOOP BUFFER
8
8
CONTROL
UNIT
32
DATA ARITHMETIC UNIT
图2.
Black n处理器内核
40½移½器可以执行移½和旋½，用于支持½一化、字段
提取和字段存放指令。
程序定序器控制指令执行流程，包括指令对½和解码。对
于程序流程控制，该定序器支持PC相对和间接条件跳½
(带静态分支预测)以及子例程调用。硬件支持零开销循环。
该架构完全联锁，意味着在执行具有数据相关性的指令时，
编程人员无需管理流水线。
地址算法单元提供两个地址，用于实现同时从存储器取两
个数据。它包含一个多端口寄存器文件，该寄存器文件由
4组32½索引、更改、长度、基础寄存器(用于循环缓冲)和
8个附加32½指针寄存器(用于C式索引堆栈操½)组成。
Black n处理器支持一种改进型Harvard架构和分层存储器
结构。第一级(L1)存储器通常以处理器最高速度工½，延
迟非常短或无延迟。在L1层，指令存储器仅保存指令。数
据存储器保存数据，一个专用暂存数据存储器存储堆栈和
局部变量信息。
此外还提供多个L1存储器模块，构成一个可配½的SRAM
与高速缓存组合。存储器管理单元(MMU)为可½在内核上
工½的各个任务提供存储器保护，并且½够防止对系统寄
存器进行非预期的访问。
该架构提供三种工½模式：用户模式、管理员模式和仿真
模式。用户模式对某些系统资源的访问权限是有限制的，
从而提供一种受保护的½件环境，而管理员模式则½无限
制地访问系统和内核资源。
指令集描述
Black n处理器的指令集经过优化，16½操½码代表最常用
的指令，因而可获得出色的编译代码密度。复杂的DSP指
令 则 编 码 为
32½
操 ½ 码 ， 以 实 现 完 备 的 多 功 ½ 指 令 。
Black n处理器支持有限的多指令并行功½，一个32½指令
可以与两个16½指令并行执行，½得编程人员½在一个指
令周期中½用许多内核资源。
Black n处理器系列的汇编语言指令集½用代数语法，易于
编码和阅读。指令经过专门调整，构成灵活、密集编码的
指令集，汇编后的最终存储大小非常小。
Rev. PrE
|
Page 4 of 44 |
June 2012
ADSP-BF606/ADSP-BF607/ADSP-BF608/ADSP-BF609
该指令集还提供功½完整的多功½指令，允许编程人员在
一个指令中½用许多处理器内核资源。该指令集拥有许多
常见于微控制器的特性，编译C和C++源代码时效率极
高。此外，该架构支持用户(算法/应用程序代码)和管理员
(O/S内核、器件驱动、调试器、ISR)工½模式，支持对内
核处理器资源进行多级访问。
汇编语言利用了处理器的独特架构，具有如下优势：
•
无缝集成的DSP/MCU特性针对8½和16½操½进行了
优化。
•
改进的并行加½½/存储Harvard架构，每个周期支持两个
16½MAC或四个8½ALU加上两个加½½/存储和两个指针
更新。
•
所有寄存器、I/O和存储器½映射到一个统一的4GB存储
器空间，提供简化的编程模型。
•
处理器的所有异步和同步事件的控制均由两个子系统处
理：内核事件控制器(CEC)和系统事件控制器(SEC)。
•
微控制器特性，如任意½和½段的修改、插入、提取等；
8½、16½和32½数据类型的整数运算；独立的用户和
管理员堆栈指针。
•
代码密度提高，16½和32½指令并存(无模式切换、无代
码分离)。常用指令采用16½编码。
符的DMA传输允许将多个DMA序列链接起来，并设½
DMA通道在½前序列完成后自动设½和启动下一DMA传输。
DMA控制器支持下列DMA操½：
•
•
•
•
•
•
•
•
完成时停止的单通道线性缓冲器。
跨步长度为负、正或零的线性缓冲器。
每½缓冲器全满时便中断的循环、自动刷新式缓冲器。
每½缓冲器部分充满(如1/2满、1/4满等)便中断的类似
缓冲器。
1D DMA –
½用一组相同的乒乓式缓冲器，这些缓冲器
由双字描述符集的链接环环½链定义，各描述符包含一个
链接指针和一个地址。
1D DMA –
½用4字描述符集的列表，各描述符包含一个
链接指针、一个地址、长度和配½。
2D DMA –
½用单字描述符集的数组，仅指定DMA基地址。
2D DMA –
½用多字描述符集的链表，指定所有项。
CRC保护
两个CRC保护模块允许系统½件定期计算存储器中的代码
和/或数据、存储器映射寄存器的内容或通信消息对象
的签名。专用硬件电路比较该签名与预先计算½的值，从
而触发适½的故障事件。
例如，系统½件可以每隔100
ms便启动对存储器所有内容
的签名计算，然后比较签名与预期值。如果不一致，则
产生故障条件(通过处理器内核或触发路由单元)。
CRC是基于CRC32引擎的硬件模块，计算向其提供的32½
数据字的CRC值。数据由存储器到存储器DMA的来源通道
提供(存储器扫描模式下)，可以将其½送到目标通道(存储
器传输模式)。CRC外设的主要特性如下：
•
•
•
•
•
•
•
•
•
处理器基础结构
以下部分说明有关ADSP-BF609处理器基本组成的信息。
DMA控制器
处理器利用直接存储器访问(DMA)在存储空间之间或存储
空间与外设之间传输数据。处理器可以指定数据传输操½，
然后返回正常处理状态，同时全集成式DMA控制器独立于
处理器执行数据传输。
DMA传输可以发生在存储器与外设之间或一个存储器与另
一个存储器之间。存储器到存储器DMA½用两个通道，一
个是来源通道，另一个是目标通道。
所有DMA½可以将数据传入和传出所有片内和片外存储器。
程序可以½用两类DMA传输：基于描述符或基于寄存器。
基于寄存器的DMA允许处理器直接设½DMA控制寄存器
以启动DMA传输。完成后，控制寄存器可以自动更新为原
始设½值以进行连续传输。基于描述符的DMA传输要求将
一组参数存储在存储器内以启动一个DMA序列。基于描述
存储器扫描模式
存储器传输模式
数据验证模式
数据填充模式
用户可编程的CRC32多项式
½/字节镜像选项(字节序)
故障/错误中断机制
1D和2D填充模块利用常数初始化数组
存储器模块或MMR模块的32½CRC签名。
Rev. PrE
| Page 5 of 44 |
June 2012
京公网安备 11010802033920号
EEWORLD
